基于ATPG的FPGA網(wǎng)表等價(jià)性驗(yàn)證方法研究.pdf

1、近些年，科學(xué)技術(shù)飛速發(fā)展尤其是納米技術(shù)和晶體管材料應(yīng)用技術(shù)不斷進(jìn)步，使人們可以在拇指大的電路板上集成數(shù)十億個(gè)晶體管，不斷滿足人類在各方面需求。但是隨著設(shè)計(jì)精度不斷提高，導(dǎo)致IC設(shè)計(jì)復(fù)雜度不斷增加，并且復(fù)雜度已經(jīng)成指數(shù)增長(zhǎng)趨勢(shì)，因此設(shè)計(jì)出錯(cuò)可能性越來(lái)越大。在對(duì)集成電路進(jìn)行驗(yàn)證時(shí)，可將集成電路驗(yàn)證問(wèn)題轉(zhuǎn)化為SAT問(wèn)題求解。對(duì)SAT問(wèn)題進(jìn)行求解時(shí)可使用完全或非完全算法。在使用完全算法求解SAT問(wèn)題時(shí)，它根據(jù)設(shè)計(jì)的集成電路得出與集成電路等價(jià)的合

2、取范式，然后對(duì)合取范式進(jìn)行求解以驗(yàn)證該集成電路的功能正確性。完備算法的優(yōu)點(diǎn)是無(wú)論得到的合取范式的規(guī)模多大，它都能找到滿足該合取范式的一組賦值，并判斷出該SAT問(wèn)題可滿足性問(wèn)題也即該集成電路設(shè)計(jì)的功能是正確的，在實(shí)例無(wú)解的情況下給它也能給出該SAT問(wèn)題是不可滿足性問(wèn)題的證明，如經(jīng)典的完備算法DPLL；但是它在SAT問(wèn)題的解空間漫無(wú)目的的搜索，會(huì)花費(fèi)大量時(shí)間。而不完備算法主要是局部搜索算法(Local Search)如ATPG算法、D算法等

3、，該算法雖然不能保證一定能找到解，但它求解速度快，如果對(duì)某些特殊SAT問(wèn)題求解，與相對(duì)完全算法相比局部搜索算法更為有效。
　　針對(duì)傳統(tǒng)ATPG算法的缺點(diǎn)，本文引入LUT技術(shù)對(duì)該算法進(jìn)行改進(jìn)，提出了一種基于LUT技術(shù)的改進(jìn)型的ATPG算法。該改進(jìn)型ATPG算法主要思想是對(duì)超大型VLSI電路中的基本邏輯門進(jìn)行封裝，封裝檢測(cè)驗(yàn)證人員設(shè)計(jì)時(shí)判斷不會(huì)出錯(cuò)部分，減少測(cè)試過(guò)程中的故障數(shù)量，從而加速整個(gè)測(cè)試產(chǎn)生過(guò)程。
　　在改進(jìn)型ATPG算