基于UPF低功耗設(shè)計(jì)下的邏輯綜合與等價(jià)性驗(yàn)證.pdf

1、隨著集成電路的發(fā)展，芯片的功耗要求越來(lái)越高，低功耗的設(shè)計(jì)方法應(yīng)運(yùn)而生，采用低功耗設(shè)計(jì)的芯片越來(lái)越多。Synopsys公司推出的基于統(tǒng)一功耗格式(UPF)的低功耗設(shè)計(jì)流程為業(yè)界廣泛使用。它將用UPF來(lái)描述設(shè)計(jì)的功耗意圖這個(gè)統(tǒng)一的文件，應(yīng)用在經(jīng)典設(shè)計(jì)流程的各個(gè)步驟，在設(shè)計(jì)實(shí)現(xiàn)的各個(gè)步驟指導(dǎo)低功耗意圖的實(shí)現(xiàn)。
　　 邏輯綜合是將寄存器傳輸級(jí)(RTL)設(shè)計(jì)轉(zhuǎn)化為門(mén)級(jí)網(wǎng)表的過(guò)程，是芯片設(shè)計(jì)實(shí)現(xiàn)RTL-GDSII流程中重要的一步。設(shè)計(jì)的時(shí)序

2、、功耗、面積等因素在邏輯綜合時(shí)得以?xún)?yōu)化。邏輯綜合是一個(gè)復(fù)雜的過(guò)程，需要給設(shè)計(jì)施加合理的約束，以產(chǎn)生良好的綜合結(jié)果。在綜合完成以后，還要檢查時(shí)序及各項(xiàng)約束條件是否滿(mǎn)足。
　　 等價(jià)性驗(yàn)證通過(guò)對(duì)比在設(shè)計(jì)流程各個(gè)階段的不同形式的設(shè)計(jì)描述之間的等價(jià)性，來(lái)驗(yàn)證設(shè)計(jì)流程中功能的等價(jià)性。如RTL代碼經(jīng)過(guò)綜合，需要驗(yàn)證RTL代碼和綜合后網(wǎng)表的功能等價(jià)性。
　　 本文以一款應(yīng)用于無(wú)線手持設(shè)備的低功耗設(shè)計(jì)芯片SEP6010B的設(shè)計(jì)實(shí)現(xiàn)為研究