低功耗的硅基增強型InGaAs溝道MOSFET的研究.pdf

1、隨著集成電路產(chǎn)業(yè)的不斷發(fā)展，器件的特征尺寸不斷等比例縮小，當半導體技術(shù)發(fā)展到納米尺度后，硅集成電路技術(shù)日益逼近其理論和技術(shù)的雙重極限，而InGaAs材料具有較高的電子遷移率和較低的電子有效質(zhì)量，InGaAs溝道MOSFET器件比硅材料 MOSFET器件的驅(qū)動電流更大，功耗更低，是未來取代硅材料來制作N溝道MOS場效應(yīng)晶體管的備選材料之一。本論文通過研究InP襯底MOS電容的界面電學特性，設(shè)計一種低功耗硅基增強型InGaAs溝道MOSFE

2、T器件，通過改變InGaAs溝道中的In組分和器件摻雜層中的P型摻雜濃度，對器件的I-V特性進行了模擬仿真和分析，并開展了器件制備的關(guān)鍵工藝技術(shù)的研究，最終制備出了100納米柵長的硅基增強型InGaAs溝道MOSFET器件，測試和分析了器件的性能。本文的主要研究內(nèi)容如下：
　　1.建立了器件的材料模型和物理模型，根據(jù)III-V族化合物半導體材料和器件結(jié)構(gòu)的特點，將遷移率模型、量子修正模型、材料電離模型、漂移擴散模型、流體力學模型、

3、界面態(tài)模型和復合模型加入到硅基增強型InGaAs溝道MOSFET器件的模型中，來校準器件仿真的準確性。
　　2.研究InP襯底MOS電容的界面電學特性，對不同表面清洗鈍化處理方法進行了電容實驗對比，通過金屬后退火（PMA）溫度、頻率散射、滯回電壓和最小界面態(tài)密度電容參數(shù)的分析，確定最優(yōu)的表面鈍化方法和 PMA溫度條件；對比 InP襯底MOS電容和InGaAs襯底MOS電容的界面特性，將實驗測得的InP襯底MOS電容界面態(tài)分布參數(shù)加

4、入到仿真模型中，來校準器件的界面特性。
　　3.用無摻雜的 InP作為界面勢壘層，設(shè)計硅基增強型 InGaAs溝道 MOSFET結(jié)構(gòu)，根據(jù)不同In組分的InGaAs溝道MOSFET器件的仿真，對器件的關(guān)態(tài)電流、電流開關(guān)比和閾值電壓進行了分析，優(yōu)化了器件的材料結(jié)構(gòu)；通過在仿真中調(diào)節(jié)摻雜層的摻雜濃度，確定摻雜濃度的最優(yōu)條件，完成了硅基增強型 InGaAs溝道MOSFET結(jié)構(gòu)參數(shù)的優(yōu)化設(shè)計。
　　4.開展了異質(zhì)鍵合工藝、臺面隔離工