基于vhdl的出租車計(jì)費(fèi)器設(shè)計(jì)

1、基于 VHDL 的數(shù)字出租車計(jì)費(fèi)器的設(shè)計(jì)摘 要本文介紹了一種采用 FPGA 芯片進(jìn)行出租車計(jì)費(fèi)器的設(shè)計(jì)方法，主要闡述如何使用新興的 EDA 器件取代傳統(tǒng)的電子設(shè)計(jì)方法，利用 FPGA 的可編程性，簡潔而又多變的設(shè)計(jì)方法，縮短了研發(fā)周期，同時(shí)使出租車計(jì)費(fèi)器體積更小功能更強(qiáng)大。主要包括采用了FPGA 芯片，使用 VHDL 語言進(jìn)行編程，使其具有了更強(qiáng)的移植性，更加利于產(chǎn)品升級(jí)。論述了車型調(diào)整模塊、計(jì)程模塊、計(jì)費(fèi)模塊、譯碼動(dòng)態(tài)掃描模塊等的設(shè)計(jì)

2、方法與技巧，并使用可編程邏輯器件開發(fā)軟件 QuartusII 進(jìn)行仿真。關(guān)鍵字：出租車計(jì)費(fèi)器，F(xiàn)PGA,VHDL 語言，QuartusII目 錄一 引言……………………………………………………………………………11.1 選題背景…………………………………………………………………11.2 研究的目標(biāo)和意義………………………………………………………11.3 研究思路和主要工作……………………………………………………2二 可編程技術(shù)簡介………

3、………………………………………………………42.1 可編程邏輯器件 FPGA/CPLD 介紹……………………………………42.1.1 FPGA 發(fā)展?fàn)顩r……………………………………………………42.1.2 FPGA 的結(jié)構(gòu)與原理………………………………………………62.1.3 CPLD 和 FPGA…………………………………………………… 92.2 VHDL 硬件描述語言介紹………………………………………………112.3 可編程邏輯器件

4、開發(fā)軟件介紹…………………………………………14三 系統(tǒng)的原理設(shè)計(jì)………………………………………………………………173.1 設(shè)計(jì)要求…………………………………………………………………173.2 系統(tǒng)結(jié)構(gòu)模塊設(shè)計(jì)………………………………………………………183.3 系統(tǒng)頂層結(jié)構(gòu)設(shè)計(jì)………………………………………………………19四 系統(tǒng)的程序?qū)崿F(xiàn)………………………………………………………………204.1 車型調(diào)整模塊……………………………

5、………………………………204.2 計(jì)程模塊…………………………………………………………………214.3 計(jì)費(fèi)模塊…………………………………………………………………224.4 顯示模塊…………………………………………………………………23五 系統(tǒng)仿真分析…………………………………………………………………255.1 車型調(diào)整模塊功能仿真…………………………………………………255.2 計(jì)程模塊功能仿真…………………………………………………

6、……265.3 計(jì)費(fèi)模塊功能仿真………………………………………………………265.47 段譯碼顯示譯碼器仿真……………………………………………… 27六 小結(jié)……………………………………………………………………………29參考文獻(xiàn)………………………………………………………………………… 30致 謝………………………………………………………………………………31附 錄………………………………………………………………………………32外文資料原