eda技術(shù)及應(yīng)用+朱正偉課后習(xí)題答案

1、第五章第五章1.試說明實(shí)體端口模式BUFFER和INOUT的不同之處？2.VHDL的數(shù)據(jù)對(duì)象有哪幾種？它們之間有什么不同？3.說明下列各定義的意義：SIGNALabc:BIT:=’0’CONSTANTTIME1TIME2:TIME:20nsVARIABLExyz:STD_LOGIC：=’x’4.什么是重載函數(shù)？重載運(yùn)算符有何用處？如何調(diào)用重載運(yùn)算符函數(shù)？5.數(shù)據(jù)類型BITINTEGERBOOLEAN分別定義在哪個(gè)庫中？哪些庫和程序包總是

2、可見的？6.函數(shù)和過程有什么區(qū)別？7.若在進(jìn)程中加入WAIT語句，應(yīng)注意哪幾個(gè)方面的問題？8.哪些情況下需用到程序包STD_LOGIC_UNSIGNED試舉一例。9.為什么說一條并行賦值語句可以等效為一個(gè)進(jìn)程？如果是這樣的話，怎樣實(shí)現(xiàn)敏感信號(hào)的檢測？10.比較CASE語句和WITH_語句，敘述它們的異同點(diǎn)？11.將以下程序段轉(zhuǎn)換為WHEN_ELSE語句：PROCESS(abcd)BEGINIFa=’0’b=’1’THENNEXT1=“1

3、101“ELSEIFa=’0’THENNEXT1=dELSEIFb=’1’THENNEXT1=cELSENEXT1=“1011“ENDIFENDPROCESS12.試用并行信號(hào)賦值語句分別描述下列器件的功能：(1)38譯碼器(2)8選1數(shù)據(jù)選擇器13.利用生成語句描述一個(gè)由幾個(gè)一位全加器構(gòu)成n位加法器(n的默認(rèn)值為4)。14.用VHDL設(shè)計(jì)輸出占空比為50%的1000分頻器。語句可以被綜合器所接受，其余語句格式只能在VHDL仿真器中使用

4、；在使用WAITON語句的進(jìn)程中，敏感信號(hào)量應(yīng)寫在進(jìn)程中○3的WAITON語句后面；在不使用WAITON語句的進(jìn)程中，敏感信○4號(hào)量應(yīng)在開頭的關(guān)鍵詞PROCESS后面的敏感信號(hào)表中列出。8.8.答：答：調(diào)用數(shù)據(jù)類型變換函數(shù)或重載運(yùn)算符函數(shù)時(shí)；定義○1○2UNSIGNED類型的數(shù)據(jù)時(shí)。舉例如下：LIBRARYIEEEUSEIEEE.STD_LOGIC_1164.ALLUSEIEEE.STD_LOGIC_UNSIGNED.ALLIFtemp

5、=“11111111“THENtemp:=“00000000“ELSEtemp:=temp16ENDIF9答：答：因?yàn)樾盘?hào)賦值語句的共同點(diǎn)是賦值目標(biāo)必須都是信號(hào)，所有賦值語句與其它并行語句一樣，在結(jié)構(gòu)體內(nèi)的執(zhí)行是同時(shí)發(fā)生的，與它們的書寫順序沒有關(guān)系，所以每一信號(hào)賦值語句都相當(dāng)于一條縮寫的進(jìn)程語句。由于這條語句的所有輸入信號(hào)都被隱性地列入此縮寫進(jìn)程的敏感信號(hào)表中，故任何信號(hào)的變化都將相關(guān)并行語句的賦值操作，這樣就實(shí)現(xiàn)了敏感信號(hào)的檢測。10

6、.10.答：相同點(diǎn)：CASE語句中各子句的條件不能有重疊，必須包容所有的條件；WITH_SECLECT語句也不允許選擇值有重疊現(xiàn)象，也不允許選擇值涵蓋不全的情況。另外，兩者對(duì)子句各選擇值的測試都具有同步性，都依賴于敏感信號(hào)的變化。不同點(diǎn)：CASE語句只能在進(jìn)程中使用，至少包含一個(gè)條件語句，可以有多個(gè)賦值目標(biāo)；WITH_SECLECT語句根據(jù)滿足的條件，對(duì)信號(hào)進(jìn)行賦值，其賦值目標(biāo)只有一個(gè)，且必須是信號(hào)。11.11.原程序轉(zhuǎn)換如下原程序轉(zhuǎn)換