邏輯門電路和觸發(fā)器

1、2.1邏輯門電路和觸發(fā)器數(shù)字電路可以分為組合邏輯電路和時序邏輯電路兩類：組合邏輯電路的特點是任何時刻的輸出信號僅僅取決于輸入信號，而與信號作用前的電路原有狀態(tài)無關。在電路結構上單純由邏輯門構成，沒有反饋電路，也不含有存儲元件。時序邏輯電路在任何時刻的穩(wěn)定輸出，不僅取決于當前的輸入狀態(tài)，而且還與電路的前一個輸出狀態(tài)有關。時序邏輯電路主要由觸發(fā)器構成，而觸發(fā)器的基本元件是邏輯門電路，因此，不論是簡單還是復雜的數(shù)字電路系統(tǒng)都是由基本邏輯門電路

2、構成的。2.1.1邏輯門電路數(shù)字系統(tǒng)的所有邏輯關系都是由與、或、非三種基本邏輯關系的不同組合構成。能夠實現(xiàn)邏輯關系的電路稱為邏輯門電路，常用的門電路有與門、或門、非門、與非門、或非門、三態(tài)門和異或門等。邏輯電路的輸入和輸出信號只有高電平和低電平兩種狀態(tài)：用1表示高電平、用0表示低電平的情況稱為正邏輯；反之，用0表示高電平、用1表示低電平的情況稱為負邏輯（本書采用正邏輯）。在數(shù)字電路中，只要能明確區(qū)分高電平和低電平兩種狀態(tài)就可以了，高電平

3、和低電平都允許有一定范圍的誤差，因此數(shù)字電路對元器件參數(shù)的精度要求比模擬電路要低一些，其抗干擾能力要比模擬電路強。1與門當決定某個事件的全部條件都具備時，該事件才會發(fā)生，這種因果關系稱為與邏輯關系。實現(xiàn)與邏輯關系的電路稱為與門。與門可以有兩個或兩個以上的輸入端口以及一個輸出端口，輸入和輸出按照與邏輯關系可以表示為：當任何一個或一個以上的輸入端口為0時，輸出為0；只有所有的輸入端口均為1時，輸出才為1。組合邏輯電路的輸入和輸出關系可以用邏

4、輯函數(shù)來表示，通常有真值表、邏輯表達式、邏輯圖和波形圖四種表示方式。下面就以兩輸入端與門為例加以說明：（1）真值表是根據(jù)給定的邏輯關系，把輸入邏輯變量各種可能取值的組合與對應的輸出函數(shù)值排列成表格。它表示了邏輯函數(shù)與邏輯變量各種取值之間的一一對應的關系，邏輯函數(shù)的真值表具有唯一性，若兩個邏輯函數(shù)具有相同的真值表，則兩個邏輯函數(shù)必然相等。當邏輯函數(shù)有n個變量時，共有2n個不同的變量取值組合。用真值表表示邏輯函數(shù)的優(yōu)點是直觀、明了，可直接看

5、出邏輯函數(shù)值和變量取值之間的關系。以真值表表示的兩輸入端與門如表21所示。表21兩輸入端與門的真值表ABY000010100111（2）邏輯表達式是利用與、或、非等邏輯運算符號組合表示邏輯函數(shù)。與關系相當于邏輯乘法，可以用乘號表示，兩輸入端與門的邏輯表達式如式21所示?；蚝唽懗墒剑?1）BAY??ABY?（3）邏輯圖是用邏輯符號來表示邏輯函數(shù)。與實際器件有明顯的對應關系，比較接近工程實際，根據(jù)邏輯圖可以方便地選取器件制作數(shù)字電路系統(tǒng)。A

6、ltera公司的EDA開發(fā)軟圖23兩輸入端或門邏輯符號（4）波形圖：兩輸入端或門的波形圖如圖24所示。圖24兩輸入端或門波形圖3非門決定某事件的條件不具備時，該事件卻發(fā)生；條件具備時，事件卻不發(fā)生。這種互相否定的因果關系稱為非邏輯，實現(xiàn)非邏輯關系的電路稱為非門。非門只有一個輸入端和一個輸出端，輸出端的值與輸入端的值相反，可以用反相器電路實現(xiàn)，因此非門又稱為“反相器”。（1）真值表：以真值表表示的非門如表23所示。表23非門的真值表AY0

7、110（2）邏輯表達式：非關系相當于邏輯取反，可以在變量的上方加個“—”表示非，非門的邏輯表達式如式23所示。式（23）AY?（3）邏輯符號：MAXplusⅡ提供的非門，用符號NOT表示。非門的邏輯符號如圖25所示。圖25非門邏輯符號（4）波形圖：非門的波形圖如圖26所示。圖26非門波形圖4與非門與非門有兩個或兩個以上的輸入端和一個輸出端。當任何一個或一個以上的輸入端為0時，則輸出為1；當所有的輸入端均為1時，則輸出為0。下面以兩輸入端