時序邏輯電路本章要求理解時序電路的一般組成特點_第1頁
已閱讀1頁,還剩17頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、第十二章時序邏輯電路本章要求:本章要求:理解時序電路的一般組成特點;熟悉和掌握描述時序電路邏輯功能的方法,會按步驟分析時序電路;熟悉計數(shù)器、寄存器的電路組成和工作特點。12.1時序邏輯電路概述12.1.1時序邏輯電路的基本特征1時序電路的特點(1)組成:一般由組合電路和存儲電路(反饋電路)兩部分組成。存儲電路可以由觸發(fā)器構(gòu)成,也可以由其它記憶器件構(gòu)成。(2)結(jié)構(gòu)框圖:如圖121所示。圖中,X1~Xi代表時序電路輸入信號,Y1~Yj代表時

2、序電路輸出信號,W1~Wm代表存儲電路輸入信號,Q1~Qn代表存儲電路輸出信號,X1~Xi和Q1~Qn共同決定時序電路輸出狀態(tài)Y1~Yj。(3)特點①從結(jié)構(gòu)上看:第一,包含組合電路和存儲電路兩部分。由于它要記憶以前的輸入和輸出信號,所以存儲電路必不可少。第二,組合電路至少由一個輸出反饋到存儲電路的輸入端,存儲電路的輸出至少有一個作為組合電路的輸入,與其它輸入信號共同決定時序電路的輸出。②從功能上看:由于時序電路中含有存儲電路,具有記憶功

3、能,因此電路在任一時刻的穩(wěn)定輸出不僅取決于該時刻的輸入,而且還與電路原來的狀態(tài)有關(guān)。2時序電路邏輯功能的表示方法常用的表示方法有:邏輯方程式、狀態(tài)表、狀態(tài)圖、時序圖12.1.2時序邏輯電路的種類可分為同步時序電路和異步時序電路2時序電路邏輯功能的表示方法常用的表示方法有:邏輯方程式、狀態(tài)表、狀態(tài)圖、時序圖1)邏輯方程式:表示時序電路各組成部分之間關(guān)系的代數(shù)表達式。包括時鐘方程、驅(qū)動方程、輸出方程、狀態(tài)方程。時鐘方程:觸發(fā)器的時鐘信號表達

4、式,反映各觸發(fā)器CP脈沖的邏輯關(guān)系。驅(qū)動方程:各觸發(fā)器輸入端的邏輯表達式。它反映了觸發(fā)器輸入端變量與時序電路的輸入信號和電路狀態(tài)之間的關(guān)系。一般有n個觸發(fā)器就有n個驅(qū)動方程。輸出方程:時序電路的輸出邏輯表達式,反映了時序電路的輸出端變量與輸入信號和電路狀態(tài)之間的邏輯關(guān)系。它通常為現(xiàn)態(tài)的函數(shù)。狀態(tài)方程:將驅(qū)動方程代入相應(yīng)觸發(fā)器的特征方程中即可求得狀態(tài)方程。它反映時序電路的次態(tài)與輸入信號和現(xiàn)態(tài)之間的邏輯關(guān)系。因此狀態(tài)方程又稱次態(tài)方程。(5)

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論