版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、<p><b> 畢業(yè)設計(論文)</b></p><p><b> ?。ǔ山蹋?lt;/b></p><p> 題目: 基于八路搶答器的設計 </p><p> 院 (系): 機電工程學院 </p><p> 專
2、 業(yè): 機電一體化機械設計方向 </p><p> 姓 名: </p><p> 學 號: </p><p> 指導教師: </p>
3、<p> 畢業(yè)設計(論文)任務書</p><p> 畢業(yè)設計(論文)進度計劃表</p><p> 本表作評定學生平時成績的依據(jù)之一</p><p><b> 目錄</b></p><p> 摘要……………………………………………………………………………………………….. 6</p>
4、<p> 前言……………………………………………………………………………………….……........7</p><p> 1.系統(tǒng)框圖及原理簡述…………………………………………………………….......7</p><p> 1.系統(tǒng)框圖……………………………………………………………………………..7</p><p> 1.原理簡述…………………
5、………………………………………………………......7</p><p> 2. 主要器件介紹………………………………………………………………….……….8</p><p> 2.1優(yōu)先編碼器 74LS148………………………………………………….……….....8</p><p> 2.譯碼器及應用……………………………………………………………………….9&
6、lt;/p><p> 2.3BCD顯示譯碼驅動器…………………………………………………………..…11</p><p> 2.4RS觸發(fā)器……………………………………………………………….……...….12</p><p> 2.5計數(shù)器………………………………………………………………….…….……13</p><p> 2.6555定時
7、器……………………………………………………………………..…..16</p><p> 3. 電路設計……………………………………………………………………………….…..17</p><p> 3.1搶答部分…………………………………………………………………………..17</p><p> 3.2定時電路…………………………………………………………………….…
8、….18</p><p> 3.3時鐘產生和時序控制電路………………………………………………….…….19</p><p> 3.4報警控制電路……………………………………………………………………..20</p><p> 4. 整機調試…………………………………………………………………………………….21</p><p> 結束語…
9、…………………………………………………………………………………………...22</p><p> 參考文獻……………………………………………………………………………..………….23</p><p><b> 八路搶答器的設計</b></p><p><b> 摘 要</b></p><p>
10、 隨著現(xiàn)代娛樂節(jié)目及其它環(huán)節(jié)的需要,也為了更加完善節(jié)目的緊張氣氛和觀眾的互動,所以就出現(xiàn)了多路智力搶答器,本搶答器的基本功能:它可同時供8名選手或8個代表隊參加比賽,他們的編號分別是I0~I7,各用一個搶答按鈕,按鈕的編號分別與選手的編號相對應,分別是S0~S7。</p><p> 關鍵詞:74LS48 RS觸發(fā)器 74LS192 555定時器</p><p><b>
11、 前言</b></p><p> 隨著現(xiàn)代科學技術的發(fā)展,搶答器械也由以前的各種傳統(tǒng)式搶答器演變到現(xiàn)在的數(shù)字式搶答器。搶答器應用廣泛,工廠、學校和電視臺等單位常舉辦各種智力競賽, 搶答器是必要設備。在各種競賽中我們經??吹接袚尨鸬沫h(huán)節(jié),舉辦方多數(shù)采用讓選手通過舉答題板的方法判斷選手的答題權,這在某種程度上會因為主持人的主觀誤斷造成比賽的不公平性。從而達不到搶答的真正效果,為了解決此類問題,現(xiàn)代科學
12、技術把搶答器推上一個新的平臺,從而告別了傳統(tǒng)搶答模式。數(shù)字搶答器是利用一些數(shù)字集成電路組成,其中包括搶答電路、定時電路、時鐘產生和時序控制電路、報警電路等組成。數(shù)字搶答器能夠彌補以前的諸多不足之處,以提高信號接收的快速性、精確性。應用到日常生活中能夠給人們帶來更大的方便,以提高效率。</p><p> 1.系統(tǒng)框圖及原理簡述</p><p><b> 1.1 系統(tǒng)框圖<
13、;/b></p><p><b> 圖1 系統(tǒng)框圖</b></p><p><b> 1.2 原理簡述</b></p><p> 定時搶答器的總體框圖如圖1所示,它由主體電路和擴展電路兩部分組成。</p><p> 主體電路完成基本的搶答功能,即開始搶答后,當選手按動搶答鍵時,能顯示
14、選手的編號,同時能封鎖輸入電路,禁止其他選手搶答。擴展電路完成定時搶答的功能。 定時搶答器的工作過程是:接通電源時,節(jié)目主持人將開關置于“清除”位置,搶答器處于禁止工作狀態(tài),編號顯示器滅燈,定時器倒計時。當定時時間到,卻沒有選手搶答時,系統(tǒng)報警,并封鎖輸入電路,禁止選手超時后搶答。</p><p> 當選手在定時時間內按動搶答鍵時,搶答器要完成以下四項工作: ①優(yōu)先緞電路立即分辨出搶答者的編號,并由鎖存
15、器進行鎖存,然后由譯碼顯示電路顯示編號;②揚聲器發(fā)出短暫聲響,提醒節(jié)目主持人注意;③控制電路要對輸入編碼電路進行封鎖,避免其他選手再次進行搶答;④控制電路要使定時器停止工作,時間顯示器上顯示剩余的搶答時間,并保持到主持人將系統(tǒng)清零為止。當選手將問題回答完畢,主持人操作控制開關,使系統(tǒng)回復到禁止工作狀態(tài),以便進行下一輪搶答。</p><p><b> 2. 主要器件介紹</b></p&
16、gt;<p> 2.1 優(yōu)先編碼器 74LS148 </p><p> 編碼器在同一時刻內只允許對一個信號進行編碼,否則輸出的代碼會發(fā)生混亂。</p><p> 優(yōu)先編碼器既在同一時間內,當有多個輸入信號請求編碼時,只對優(yōu)先級別高的信號進行編碼的邏輯電路,稱為優(yōu)先編碼器。常用的集成優(yōu)先編碼器有74LS148(8
17、線-3線)和74LS147(10線-4線)兩種制式。</p><p> 優(yōu)先編碼器是較常用的編碼器,下面以74LS148為例,介紹它的邏輯功能。此芯片為8線-3線優(yōu)先編碼器。圖2(a)是其功能簡圖,圖2(b)是管腳引線圖。</p><p><b> 圖2</b></p><p> 74LS148的輸入端和輸出端低電平有效。圖2(a)是其功
18、能簡圖,圖中電源和地未畫, I0~I7是輸入信號,Y2~Y0為三位二進制編碼輸出信號,IS=1時,編碼器禁止編碼,當IS=0時,允許編碼。YS是技能輸出端,只有在IS=0,而I0~I7均無編碼輸入信號時為0。YEX為優(yōu)先編碼輸出端,在IS=0而~的其中之一有信號時,YEX=0。I0~I7各輸入端的優(yōu)先順序為:I7級別最高,I0級別最低。如果I7=0(有信號),則其它輸入端即使有輸入信號,均不起作用,此時輸出只按I7編碼,Y2Y1Y0=0
19、00。優(yōu)先編碼被廣泛用于計算機控制系統(tǒng)中,當有多個外設申請中斷時,優(yōu)先編碼器總是給優(yōu)先級別高的設備先編碼。</p><p> 2.2 譯碼器及應用</p><p> 譯碼與編碼是相反的過程,是將二進制代碼表示的特定含義翻譯出來的過程。能實現(xiàn)譯碼功能的組合邏輯電路稱為譯碼器。</p><p> 二進制譯碼器:將輸入的二進制代碼的各種狀態(tài)按特定含義翻譯成對應輸出
20、信號的電路。也稱為變量譯碼器。若輸入端有n位,代碼組合就有2n個,當然可譯出2n個輸出信號。</p><p> 顯示譯碼器:由譯碼輸出和顯示器配合使用,最常用的是BCD七段譯碼器。其輸出是驅動七段字形的七個信號,常見產品型號有74LS48、74LS47等。目前用于電子電路系統(tǒng)中的顯示器件主要有發(fā)光二極管組成的各種顯示器件和液晶顯示器件,這二種顯示器件都有筆劃段和點陣型兩大類。筆劃段型的由一些特定的筆劃段組成,以
21、顯示一些特定的字型和符號;點陣型的由許多成行成列的發(fā)光元素點組成,由不同行和列上的發(fā)光點組成一定的字型、符號和圖形。</p><p> LED發(fā)光二極管由砷化鎵、磷砷化鎵等半導體材料制成。LED顯示器件的供電電壓僅幾伏,可以和TTL集成電路匹配,單個發(fā)光二極管的電流從零點幾毫安到幾個毫安。它是一種主動發(fā)光器件,周圍光線越暗,發(fā)光顯得越明亮,有紅、綠、黃、橙、藍等幾種顏色。</p><p>
22、; (a) 筆劃段型顯示器 (b) 點陣型顯示器</p><p> 筆劃段型和點陣型顯示器的示意圖</p><p> (c) 共陽極型顯示器 (d) 共陰極型顯示器</p><p> 圖3 筆劃段型LED顯示器件</p><p> 字符顯示器:分段式顯示是將字符由分布在同一平面上的若干段發(fā)光筆劃組成。電
23、子計算器,數(shù)字萬用表等顯示器都是顯示分段式數(shù)字。而LED數(shù)碼顯示器是最常見的。通常有紅、綠、黃等顏色。LED的死區(qū)電壓較高,工作電壓大約1.5~3V,驅動電流為幾十毫安。圖4是七段LED數(shù)碼管的引線圖和顯示數(shù)字情況。74LS47譯碼驅動器輸出是低電平有效,所以配接的數(shù)碼管須采用共陽極接法;而74LS48譯碼驅動器輸出是高電平有效,所以,配接的數(shù)碼管須采用共陰極接法。數(shù)碼管常用型號有BS201、BS202等。圖5(a)是共陰式LED數(shù)碼管
24、的原理圖,使用時,公陰極接地,7個陽極a~g由相應的BCD七段譯碼器來驅動,如圖5(b)所示。 </p><p> (a)引線圖 (b)七段字形組合情況</p><p> 圖4七段LED數(shù)碼管</p><p> 圖5 共陰式LED數(shù)碼管的原理圖和驅動電路</p><p> 2.3 BCD顯示譯碼驅動器</p>
25、;<p> 表1 74LS48BCD七段譯碼驅動器真值表</p><p> 74LS48的輸入端是A3A2A1A0四位二進制信號(8421BCD碼),a、b、c、d、e、f、g是七段譯碼器的輸出驅動信號,高電平有效??芍苯域寗庸碴帢O七段數(shù)碼管,LT,IBR,IB/YBR是使能端,起輔助控制作用。</p><p> ?。╝)74LS48功能簡圖 (b)74LS48
26、管腳引線 圖6</p><p> 使能端的作用如下: </p><p> (1) LT是試燈輸入端,當LT=0,IB/YBR=1時,不管其它輸入是什么狀態(tài),a~g</p><p><b> 七段全亮;</b></p
27、><p> (2)滅燈輸入IB,當IB =0,不論其它輸入狀態(tài)如何,a~g均為0,顯示管熄滅;</p><p> (3)動態(tài)滅零輸入IBR,當LT=1,IBR =0時,如果A3A2A1A0=0000時,a~g均為各段熄滅; </p><p> (4) 動態(tài)滅零輸出YBR,它與滅燈輸入IB共用一個引出端。當IB=0或IBR =0且LT=1,A3A2A1A0=0000
28、時,輸出才為0。YBR與IBR配合,可用于熄滅多位數(shù)字前后所不需要顯示的零。</p><p> 2.4 RS觸發(fā)器</p><p> 當輸入端接入S=R=1的電平時,如果基本SR觸發(fā)器現(xiàn)態(tài)Q=1、Q=0,則觸發(fā)器次態(tài)Q=1、Q=0;若基本SR觸發(fā)器的現(xiàn)態(tài)Q=0、Q=1,則觸發(fā)器次態(tài)Q=0、Q=1。即S=R=1時,觸發(fā)器保持原狀態(tài)不變。</p><p> 當S
29、=1,R=0時,如果基本SR觸發(fā)器現(xiàn)態(tài)為Q=1、Q=0,因R=0,會使Q=1,而Q=1與S=1共同作用使Q端翻轉為0;如果基本SR觸發(fā)器現(xiàn)態(tài)為Q=0、Q=1,同理會使Q=0,Q=1。只要輸入信號S=1,R=0,無論基本SR觸發(fā)器的輸出現(xiàn)態(tài)如何,均會使輸出次態(tài)置為0態(tài)。</p><p> 當S=0、R=1時,如果觸發(fā)器現(xiàn)態(tài)為Q=0、Q=1,因S=0,會使G1的輸出端次態(tài)翻轉為1,而Q=1和R=1共同使G2的輸出端
30、Q=0;同理當Q=1、Q=0,也會使觸發(fā)器的次態(tài)輸出為Q=1、Q=0;只要S=0、R=1,無論觸發(fā)器現(xiàn)態(tài)如何,均會將觸發(fā)器置1。</p><p> 當S=R=0時,無論觸發(fā)器的原狀態(tài)如何,均會使Q=1,Q=1。當脈沖去掉后,S和R同時恢復高電平后,觸發(fā)器的新狀態(tài)要看G1 和G2兩個門翻轉速度快慢,所以稱S=R=0是不定狀態(tài),在實際電路中要避免此狀態(tài)出現(xiàn)?;維R觸發(fā)器的邏輯圖、邏輯符號和波形圖如圖1-5所示。&
31、lt;/p><p> 基本SR觸發(fā)器的輸出端Q隨輸入電平S和R變化,表2是基本SR觸發(fā)器功能真值表,用它來描述SR觸發(fā)器的邏輯功能。由表2化簡得到邏輯功能表達式(也稱為特性方程)如式1.1所示,S·R=0,稱之為約束條件。圖7是74LS279管腳引線圖。</p><p> 表2 基本SR觸發(fā)器功能真值 </p><p> 綜上所述基本SR觸發(fā)器具有置0
32、、置1、保持功能且不允許與同時為0,集成產品74LS279就是這種四SR觸發(fā)器。</p><p> 對應的特性方程為:Qn+1=S+RQn</p><p> S·R=0 (1.1)</p><p> 其中Qn表示現(xiàn)態(tài),即原態(tài)。Qn+1表示次態(tài),即新狀態(tài)。</p><p> 圖7 74LS279管腳引線圖<
33、;/p><p><b> 2.5 計數(shù)器</b></p><p> 十進制計數(shù)器品種很多,有十進制加法計數(shù)器、十進制減法計數(shù)器和十進可逆計數(shù)器。74LS192是屬8421BCD碼,它的功能真值表如表3所示。從表3可見:CR是異步清零端,且高電平有效。LD是并行置數(shù)端,低電平有效,且在CR=0有效。③CPU和CPD是兩個時鐘脈沖,當CPD=1,時鐘脈沖由CPU端接入。
34、并且CR=0,LD=1時,74LS192處于加法計數(shù)狀態(tài);當CPU脈沖從CPD端輸入,且CR=0,LD=1時,74LS192處于減法計數(shù)狀態(tài);CPD=CPU=1時,計數(shù)器處于保持狀態(tài)。④CO是進位端,BO是借位端。</p><p> 表3 74LS192功能真值表</p><p> 計數(shù)器選用匯總規(guī)模集成電路74LS192進行設計較為簡便,74LS192是十進制可編程同步加鎖計數(shù)器
35、,它采用8421碼二-十進制編碼,并具有直接清零、置數(shù)、加鎖計數(shù)功能。</p><p> 圖8是74LS192外引腳及時序波形圖。圖中CPU、CPD分別是加計數(shù)、減計數(shù)的時鐘脈沖輸入端(上升沿有效)。LD是異步并行置數(shù)控制端(低電平有效),CO、BO分別是進位、借位輸出端(低電平有效),CR是異步清零端,D3-D0是并行數(shù)據(jù)輸入殿,Q3-Q0是輸出端。</p><p> 74192的工
36、作原理是:當LD=1,CR=0時,若時鐘脈沖加到CPU端,且CPD =1</p><p> 圖8 74LS192外引腳及時序波形圖</p><p> 則計數(shù)器在預置數(shù)的基礎上完成加計數(shù)功能,當加計數(shù)到9時,CO端發(fā)出進位下跳變脈沖;若時鐘脈沖加到CPD端,且CPU =1,則計數(shù)器在預置數(shù)的基礎上完成減計數(shù)功能,當減計數(shù)到0時,BO 端發(fā)出借位下跳變脈沖。</p><
37、p> 74LS192是同步十進制可逆計數(shù)器,其邏輯符號和引腳排列如圖9(a)、(b)所示。</p><p><b> 圖9</b></p><p> 74LS192具有下述功能:</p><p> ?、佼惒角辶悖篊R=1,Q3Q2Q1Q0=0000</p><p> ?、诋惒街脭?shù):CR=0,LD=0,Q3Q2
38、Q1Q0=D3D2D1D0</p><p> ?、郾3郑?CR=0,LD=1,CPU=CPD=1,Q3Q2Q1Q0保持原態(tài)</p><p> ④加計數(shù):CR=0, LD=1,CPU=CP,CPD=1,Q3Q2Q1Q0按加法規(guī)律計數(shù)</p><p> ?、轀p計數(shù):CR=0, LD=1,CPU=1,CPD= CP,Q3Q2Q1Q0按減法規(guī)律計數(shù)</p>
39、<p> 利用集成計數(shù)器芯片可方便地構成任意(N)進制計數(shù)器。</p><p> 2.6 555定時器</p><p> 555定時器(又稱時基電路)是一個模擬與數(shù)字混合型的集成電路。按其工藝分雙極型和CMOS型兩類,其應用非常廣泛。</p><p> 圖10是555定時器內部組成框圖。它主要由兩個高精度電壓比較器A1、A2,一個RS觸發(fā)器,一
40、個放電三極管和三個5KΩ電阻的分壓器而構成。</p><p> 圖10 555定時器組成框圖</p><p> 它的各個引腳功能如下:</p><p> 1腳:外接電源負端VSS或接地,一般情況下接地。</p><p> 8腳:外接電源VCC,雙極型時基電路VCC的范圍是4.5 ~ 16V,CMOS型時基電路VCC的范圍為3~18V。
41、一般用5V。</p><p><b> 3腳:輸出端Vo</b></p><p><b> 2腳:TL低觸發(fā)端</b></p><p><b> 6腳:TH高觸發(fā)端</b></p><p> 4腳:RD是直接清零端。當RD端接低電平,則時基電路不工作,此時不論TL、TH
42、處于何電平,時基電路輸出為“0”,該端不用時應接高電平。</p><p> 5腳:VC為控制電壓端。若此端外接電壓,則可改變內部兩個比較器的基準電壓,當該端不用時,應將該端串入一只0.01μF電容接地,以防引入干擾。</p><p> 7腳:放電端。該端與放電管集電極相連,用做定時器時電容的放電。</p><p> 在1腳接地,5腳未外接電壓,兩個比較器A1、
43、A2基準電壓分別為2/3Vcc,1/3Vcc的情況下,555時基電路的功能表如表4示。</p><p> 表4 555定時器的功能表</p><p><b> 3. 電路設計</b></p><p> 3.1 搶答部分 </p><p> 一是將搶答選手的編號識別出并鎖存顯示到數(shù)碼管上,二是使其他選手按鍵無
44、效;三是有人搶答時輸出時序控制信號,使計數(shù)電路停止工作并報警。</p><p> 圖11 搶答部分電路</p><p> S : 輸入,與主持人總控相接,此處控制數(shù)碼管的清零;/ST : 輸入, 74148 的使能控制端(由 7400 輸入); /YEX : 輸出,報警時序控制(與 74121 相連); CTR : 輸出,報警時序控制(與 7400 相連);</p>
45、<p> 該部分主要由 74148 優(yōu)先編碼器、鎖存器 74279 、譯碼器 7448 組成和按鍵、 7 段數(shù)碼管組成。如圖所示,搶答輸入端為 74148 的 /I7 到 /I0 腳,當有選手按鍵時, 74148 的相應的引腳為低電平,電路完成以下動作: (1)、 74148 將編碼輸入到鎖存其中,并通過鎖存器由 7448 譯碼后顯示到數(shù)碼管上; (2)、 74148 譯碼輸出端 /YEX = 0 ,通過控制時序電
46、路使 74148 的使能端 /ST 為 1 , 74148 停在譯碼工作,使以后其他選手的按鍵無效; (3)、時序信號 /YEX=0 , CTR=1 ,通過控制時序電路使計時電路停止工作,報警電路報警。 </p><p><b> 3.2 定時電路</b></p><p> 主要實現(xiàn)搶答倒計時,同時通過輸出接口與時序控制電路相接,實現(xiàn)時序控制,當無人搶答且時間
47、到時,報警。</p><p><b> 圖12 定時電路</b></p><p> CLCK : 輸入,計數(shù)脈沖,時序控制電路產生, 由 7411 輸出; S : 輸入,主持人總控,此處控制計數(shù)器 74192 的預置數(shù); BO2 : 輸出,倒計時時間到時輸出低電平 0 ,與時序電路 74121 相接,控制報警; </p><p>
48、該部分主要由 555 脈沖產生電路、 74192 減法計數(shù)電路、 7448 譯碼電路和 2 個 7 段數(shù)碼管即相關電路組成。兩塊 74192 實現(xiàn)減法計數(shù),通過譯碼電路 7448 顯示到數(shù)碼管上,其時鐘信號由時鐘產生電路提供。 74192 的預置數(shù)控制端實現(xiàn)預置數(shù),當主持人按下控制按鍵 S 時,實現(xiàn)預置。按鍵彈起后,計數(shù)器開始減法計數(shù)工作,并將時間顯示在 LED 上,當有人搶答時,停止計數(shù)并顯示此時的倒計時時間;如果沒有人搶答,且倒計時
49、時間到時, BO2 輸出低電平到時序控制電路,控制報警電路報警,同時以后選手搶答無效。 </p><p> 3.3 時鐘產生和時序控制電路</p><p> 為計數(shù)電路提供計數(shù)脈沖,同時完成主持人控制以及以上各部分的邏輯控制協(xié)調,使電路正常工作。 </p><p> 圖13 時序控制電路</p><p> BO2 : 輸入
50、,由計數(shù)電路產生; CTR : 輸入,由搶答電路產生; /ST : 輸出,控制搶答電路; CLCK : 輸出,提供給計數(shù)電路; </p><p> 該部分主要由定時器 555 、單穩(wěn)態(tài)觸發(fā)器 74121 、與非門 7400 、三段輸入與門 7411 和相關電路組成。由 555 產生計數(shù)脈沖,通過 7400 和 7411 結合控制信號 BO2 、 CTR 控制輸入到計數(shù)電路的脈沖有無。脈沖周期 t=(R1+
51、R2)Cln2,選擇電容為 10uF ,電阻(R1+R2)的值為 144.44 時 t 為一秒,本設計中選取 R1=20K ,R2=62K ,t=0.998S 。輸出到計數(shù)電路的脈沖為 CLCK=CTR·BO2·CP,搶答開始時, BO2=/ST=1,故CLCK=CP ,計數(shù)器正常工作,ST=BO2·CTR,當計數(shù)時間到時( BO2=0 )或者有人搶答時( CTR=1 ), /ST=1 , 74148 使能
52、端為高電平,禁止編碼,即此后的搶答無效。</p><p> 3.4 報警控制電路 </p><p> 完成搶答開始、槍答選種的報警提示和控制時間結束的報警提示。</p><p> 圖14 報警控制電路</p><p> /YEX : 輸入,由搶答電路提供 BO2 : 輸入,由計數(shù)電路提供 S : 輸入,來自主持人按鍵 PR
53、: 來自 74121 的 /Q ,與 555 的 RST 腳相接,控制 555 的振蕩振蕩與否。主要由 555 時鐘電路(用于控制報警聲音頻率)、蜂鳴器即相關的延時電路和控制電路組成。單穩(wěn)態(tài)觸發(fā)器 74121 通過信號 /YEX 、 BO2 、 S 控制報警與否和報警時間, 555 時鐘電路產生脈沖時鐘。當 74121 輸出單穩(wěn)態(tài)觸發(fā)器的輸出延時:tw=REXTln2。取 CRXT= 10uF, REXT=620K, 有tw=REXTl
54、n2= 4.3 秒。上電時, 74121 的狀態(tài)為 , PR=1 , 555 振蕩,蜂鳴器按時鐘頻率鳴叫,表示電路正常工作;當主持人按下鍵時,不能報警提醒選手,由于 121 不能實現(xiàn)次功能,這是本設計的缺陷;在規(guī)定的時間有人搶答時, /YEX 由 1 跳變到 0 74121 有狀態(tài) 2 ,即 /Q 輸出暫態(tài)低電平,蜂鳴器連續(xù)發(fā)聲報警,持續(xù)時間為tw =4.3 秒;如果在規(guī)定時間內無人搶答, BO2 由 1 跳變到 0 , 74121 有
55、狀態(tài) 2</p><p><b> 4. 整機調試</b></p><p> 根據(jù)需求選擇電路的設計單元進行組合,按照裝配圖或原理圖進行器件裝配,裝配好之后進行電路的調試。 打開電源之前,先按照系統(tǒng)原理圖檢查制作好的電路板的通斷情況,并取下 PCB 上的集成塊,然后接通電源,用萬用表檢查板上的各點的電源電壓值,完好之后再關掉電源,插上集成塊。 調試好后正
56、常的工作狀態(tài)為:開始時,主持人將控制開關接地,搶答電路部分鎖存器 74LS279 的狀態(tài)輸出全為 0 , 74LS48 的滅燈輸入與鎖存器 74LS279 的 Q1 相接,故搶答電路無顯示(清除);與此同時,在計時電路部分,減法計數(shù)器 74LS192 的預置數(shù)端為 0 ,將事先的預置數(shù)送入減法計數(shù)器中。當主持人按鍵彈起時 ,計數(shù)器開始計數(shù)工作,搶答開始。 在沒有人按鍵且搶答時間沒到時,優(yōu)先編碼器 /YEX 輸出為 1 ,計數(shù)器 BO2
57、輸出為 1 ,ST=BO2·CTR= 0,CLCK=CTR·BO2·CP優(yōu)先編碼器和計數(shù)器都正常工作;當在規(guī)定時間有人按下?lián)尨鸢存I時, /YEX 輸出為“0”, CTR=1 , /ST=1 ,優(yōu)先編碼器停止工作,此后選手的搶答無效,電路將按鍵者的編號顯示在 LED 上; </p><p><b> 結束語</b></p><p> 在
58、做畢業(yè)設計的過程中,我深深地感受到了自己所學到知識的有限,明白了只學好課本上的知識是不夠的,要通過圖書館和互聯(lián)網等各種渠道來擴充自己的知識。在設計的過程中我曾經遇到過問題。通過向比自己成績好的同學請教以及到網上查找一些相關的資料,知道了出現(xiàn)錯誤的地方,加以改正錯誤。錯誤并沒有使我輕易放棄,而使我從中學習到了如何對待遇到的困難,進一步培養(yǎng)了學習態(tài)度和耐心。在設計的過程中我發(fā)現(xiàn)自己有許多的不足,必需向同學請教才能解決問題,促進了自己學習積極
59、性。</p><p><b> 參考文獻</b></p><p> [1]李中發(fā).數(shù)字電子技術(第二版).北京:中國水利水電出版社,2007</p><p> [2] 劉守義,鐘蘇.數(shù)字電子技術.西安:西安電子科技大學出版社,2001</p><p> [3] 祝慧芳,黃潔,姚四改,數(shù)字電子技術基礎.武漢:中國地
60、質大學出版社,2001</p><p> [4] 曹漢房.脈沖與數(shù)字電路.武漢:華中理工大學出版社,1999</p><p> [5] 張惠敏.數(shù)字電子技術.北京:化學工業(yè)出版社,2001</p><p> 這些心得會對我以后的學習和工作有幫助作用,衷心感謝xx老師在實驗過程中給我的諄諄教導;衷心感謝學校給我提供這次畢業(yè)設計的機會。在本次論文中,感謝老師對我們
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 八路搶答器畢業(yè)設計
- 畢業(yè)設計-----八路搶答器設計
- 畢業(yè)設計----八路搶答器設計
- 八路搶答器的設計【畢業(yè)設計】
- 八路搶答器的設計畢業(yè)設計
- 畢業(yè)設計--八路搶答器的設計
- 八路電子搶答器畢業(yè)設計
- 信息工程畢業(yè)設計---八路搶答器設計
- 八路數(shù)字搶答器畢業(yè)設計
- 經典八路智能搶答器畢業(yè)設計
- 八路數(shù)字搶答器畢業(yè)設計
- 八路搶答器設計
- 八路搶答器設計與實現(xiàn)畢業(yè)設計
- 基于單片機設計八路搶答器畢業(yè)設計
- 八路搶答器單片機畢業(yè)設計
- 基于單片機的八路搶答器設計【畢業(yè)設計】
- 基于單片機的八路搶答器設計【畢業(yè)設計】
- 搶答器課程設計--八路搶答器
- 基于plc控制的八路知識搶答器畢業(yè)設計
- 基于單片機的八路搶答器的畢業(yè)設計
評論
0/150
提交評論