eda課程設(shè)計(jì)-多功能波形信號(hào)發(fā)生器

上傳人：奔*** IP屬地：河北更新時(shí)間：2024-03-01 格式：doc 頁(yè)數(shù)：37 大?。?.15MB 人氣指數(shù)：12 舉報(bào) 版權(quán)申訴

eda課程設(shè)計(jì)-多功能波形信號(hào)發(fā)生器_第1頁(yè)

已閱讀1頁(yè)，還剩36頁(yè)未讀，繼續(xù)免費(fèi)閱讀

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、　　目錄　　摘要1　　一、設(shè)計(jì)要求2　　三、系統(tǒng)設(shè)計(jì)思路3　　3.1 波形函數(shù)發(fā)生裝置的選擇3<p&

2、gt;　　3.2 波形輸入輸出控制方式的選擇3　　四、各模塊設(shè)計(jì)及仿真4　　4.1函數(shù)發(fā)生模塊4　　4.1.1 正弦波模塊4　　4.1.2 方波模塊5　　4.1.3 遞增鋸齒波模塊7<p

3、>　　4.1.4 遞減鋸齒波模塊8　　4.1.5 階梯波模塊9　　4.1.6 三角波模塊10　　4.2調(diào)控模塊12　　4.2.1波形輸出控制單元12　　4.2.2波形輸入控制單元13<

4、;p>　　4.2.3頻率控制單元15　　4.2.4幅度控制單元16　　4.3 D/A轉(zhuǎn)換器17　　4.4 總電路19　　五、硬件測(cè)試20　　5.1編譯20</p&

5、gt;　　5.2 引腳的鎖定21　　5.3編程下載22　　5.4 硬件驗(yàn)證22　　六、課程設(shè)計(jì)心得體會(huì)25　　參考文獻(xiàn)26　　附錄27<

6、;/b>　　摘要　　本次設(shè)計(jì)課題為應(yīng)用VHDL語(yǔ)言及MAX+PLUSII軟件提供的原理圖輸入設(shè)計(jì)功能，組合電子線路的設(shè)計(jì)加以完成一個(gè)任意波形信號(hào)發(fā)生器。它具有結(jié)構(gòu)緊湊，性能穩(wěn)定，設(shè)計(jì)結(jié)構(gòu)靈活，方便進(jìn)行多功能組成的特點(diǎn)，經(jīng)濟(jì)實(shí)用，成本低廉的特點(diǎn)。可產(chǎn)生正弦波、方波、三角波、遞增鋸齒波、遞減鋸齒波以及階梯波，并可使

7、用示波器觀察波形。實(shí)現(xiàn)了系統(tǒng)信號(hào)實(shí)時(shí)快速測(cè)量，也為其廣泛應(yīng)用于實(shí)際領(lǐng)域創(chuàng)造了條件。　　在實(shí)現(xiàn)過(guò)程中，將整體功能模塊化，分為函數(shù)發(fā)生模塊和調(diào)控模塊。在調(diào)控模塊中實(shí)現(xiàn)了調(diào)頻調(diào)幅以及對(duì)于波形的輸入輸出控制。對(duì)于D/A轉(zhuǎn)化器，本實(shí)驗(yàn)選擇的是TLC7528，利用簡(jiǎn)單的8進(jìn)制計(jì)數(shù)控制CS和WR端口的同步輸出，　　實(shí)現(xiàn)數(shù)模轉(zhuǎn)換的同時(shí)，保持相應(yīng)位的同步實(shí)現(xiàn)。</p

8、>　　在課程設(shè)計(jì)中遇到了諸多困難，在用示波器顯示波形時(shí)，卻總是得不到穩(wěn)定的波形，后來(lái)發(fā)現(xiàn)在輸入控制中，僅需要3位二進(jìn)制數(shù)即能完成簡(jiǎn)單的8進(jìn)制計(jì)數(shù)，自己卻習(xí)慣性的用了8位，這使得分頻現(xiàn)象嚴(yán)重，更改后即得到了了穩(wěn)定的輸出波形，經(jīng)過(guò)反復(fù)修改調(diào)試，最終試驗(yàn)成功。　　關(guān)鍵詞：智能信號(hào)發(fā)生器 VHDL MAX+PLUSII TLC7528<p

9、>　　一、設(shè)計(jì)要求　　要求設(shè)計(jì)一個(gè)智能函數(shù)發(fā)生器，該智能函數(shù)發(fā)生器能夠產(chǎn)生遞增鋸齒波、遞減鋸齒波、方波、三角波、正弦波以及階梯波，并且可以通過(guò)選擇開(kāi)關(guān)選擇輸出相應(yīng)波形，具有一定的調(diào)幅和調(diào)頻功能。同時(shí)具有復(fù)位的功能，通過(guò)按鍵確定輸出的波形及確定是否輸出波形。　　二、系統(tǒng)設(shè)計(jì)方案

10、;　　1、系統(tǒng)的整體原理框圖：　　圖 1 系統(tǒng)的整體原理框圖　　2、系統(tǒng)框圖　　圖 2 任意波形信號(hào)發(fā)生器系統(tǒng)框圖　　三、系統(tǒng)設(shè)計(jì)思路

11、;　　3.1 波形函數(shù)發(fā)生裝置的選擇　　波形函數(shù)發(fā)生方案眾多，我們要選擇一種易于實(shí)現(xiàn)且精度高的方案，以此來(lái)提高本設(shè)計(jì)的實(shí)用性。　　方案一：通過(guò)單片機(jī)控制D/A，輸出三種波形。此方案輸出的波形不夠穩(wěn)定，抗干擾能力弱，不易調(diào)節(jié)。　　方案二：利用MAX038芯片組成的電路輸出波形。MAX038是

12、精密高頻波形產(chǎn)生電路，無(wú)法實(shí)現(xiàn)階梯波和遞增遞減鋸齒波的產(chǎn)生，所以舍棄此方案。　　方案三：用VHDL語(yǔ)言編寫(xiě)程序，調(diào)試成功后下載至實(shí)驗(yàn)裝置的芯片上，再利用外接D/A轉(zhuǎn)換電路（TLC7528）實(shí)現(xiàn)以上設(shè)計(jì)功能。此種方案完全可以生成設(shè)計(jì)要求的6種波形，而且通過(guò)軟件仿真可以直觀的觀測(cè)的輸出的波形參數(shù)，方便調(diào)試和更改波形參數(shù)，外圍電路簡(jiǎn)單，減少器件損耗，精度高。因此在本次設(shè)計(jì)中我們選擇了VHDL。<

13、/p>　　3.2 波形輸入輸出控制方式的選擇　　方案一：控制多路D/A開(kāi)關(guān)輸出方式　　此種方案為每一路輸出的波形函數(shù)使用一路D/A轉(zhuǎn)換后輸出，通過(guò)控制開(kāi)關(guān)控制每一路D/A是否工作，決定輸出的波形。此種方案可以同時(shí)輸出多路波形，但是需要路D/A轉(zhuǎn)化器，外圍電路復(fù)雜，制作成本較高而且控制復(fù)雜。<p&

14、gt;　　方案二：采用數(shù)據(jù)選擇器方式　　此種方案可以利用VHDL語(yǔ)言寫(xiě)出數(shù)據(jù)選擇器，然后每種函數(shù)發(fā)生器的輸出和數(shù)據(jù)選擇器輸入相連接，通過(guò)控制開(kāi)關(guān)選擇對(duì)應(yīng)的波形輸出。方案二完全可以得到方案一的設(shè)計(jì)要求，而且只需一個(gè)D/A轉(zhuǎn)換器就可以。電路不需要外部搭建，節(jié)約成本且控制簡(jiǎn)單方便。　　基于方案二的設(shè)計(jì)簡(jiǎn)便、節(jié)約制作元件和成本、控制簡(jiǎn)便等優(yōu)點(diǎn)，選擇方案二作為波形

15、函數(shù)輸出控制方式。　　四、各模塊設(shè)計(jì)及仿真　　經(jīng)過(guò)功能分析，將系統(tǒng)分為兩大模塊，分別為函數(shù)發(fā)生模塊和調(diào)控模塊。函數(shù)發(fā)生模塊包括：正弦波模塊、三角波模塊、方波模塊、階梯波模塊、遞增或遞減鋸齒波模塊；調(diào)控模塊包括：選頻模塊、調(diào)幅模塊、輸入控制模塊以及輸出控制模塊。　　4.1函數(shù)發(fā)生模塊</b&

16、gt;　　4.1.1 正弦波模塊　　正弦波sin的VHDL程序如附錄所示，其中CLK是輸入時(shí)鐘端口，RESET為輸入復(fù)位端口，D_OUT[7..0]為八位二進(jìn)制輸出端口。SIN_ROM正弦波函數(shù)發(fā)生模塊框圖如下圖所示：　　圖3 正弦波函數(shù)發(fā)生模塊框圖 　　正弦波可用兩種

17、方法，即計(jì)算法和查表法產(chǎn)生。計(jì)算法要用浮點(diǎn)運(yùn)算，復(fù)雜且耗時(shí)太長(zhǎng)，一般不采用。查表法是事先將正弦波的數(shù)據(jù)計(jì)算出來(lái)，列表放在程序中，運(yùn)行時(shí)直接調(diào)取數(shù)據(jù)。用公式y(tǒng)=127.5+127.5sin（360n/m）可計(jì)算出正弦波的輸出值，公式中的m為輸出點(diǎn)數(shù)，n=1，2，…m。m值取小一些可以提高波形頻率，但波形畸變會(huì)增大，增加輸出點(diǎn)雖然可以改善波形，但輸出頻率會(huì)降低，實(shí)踐表明，m取64時(shí)，可以得到很好的正弦波。<p&

18、gt;　　BEGIN　　IF RESET='1'THEN　　D_OUT<=0;　　ELSIF CLK'EVENT AND CLK='1'THEN　　I

19、F TMP=63 THEN 　　TMP:=0;　　ELSE　　TMP:=TMP+1;　　END IF;<p

20、>　　正弦波函數(shù)波形仿真圖如下圖所示：　　圖4 正弦波函數(shù)波形仿真圖　　如圖所示，復(fù)位信號(hào)為高電平時(shí)，輸出清零，否則正常輸出，但幅度未從0-255，原因是考慮到示波器基準(zhǔn)電平的問(wèn)題，人為的提高最低電平到50.　　4.1.2 方波模塊　　方波的VHDL程序如附錄所示

21、，其中CLK是輸入時(shí)鐘端口，RESET為輸入復(fù)位端口，Q_OUT[7..0]為八位二進(jìn)制輸出端口。方波波函數(shù)發(fā)生模塊框圖如下圖所示：　　圖5 方波函數(shù)發(fā)生模塊框圖 　　方波只有兩個(gè)值，可以采用兩個(gè)極端值0和FFH。根據(jù)輸出標(biāo)志A的數(shù)值輸出對(duì)應(yīng)的數(shù)值，當(dāng)A=0輸出0，也即是方波周期中的低電平，當(dāng)A=1，輸出255，也即是方波周期中的高電平。連續(xù)的輸出便成

22、了觀測(cè)到的方波波形。其VHDL描述如下：　　IF (RESET='1') THEN　　A<='0';　　ELSIF CLK'EVENT AND CLK='1' THEN

23、IF (TMP="1111")THEN　　TMP:="0000";　　ELSE　　TMP:=TMP+1;　　END IF;<p

24、>　　IF (TMP<="1000")THEN　　A<='1';　　ELSE　　A<='0';<

25、;p>　　END IF;　　END IF;　　END PROCESS;　　PROCESS(CLK,A)　　BEGIN<p&

26、gt;　　IF CLK'EVENT AND CLK='1' THEN　　IF A='1'THEN　　Q<="11111111";　　ELSE　　Q<="

27、;00000000";　　END IF;　　END IF;　　方波函數(shù)波形仿真圖：　　圖6 方波函數(shù)波形仿真圖　　如圖所示，復(fù)位信號(hào)為高電平時(shí)

28、，輸出清零，否則正常輸出。　　4.1.3 遞增鋸齒波模塊　　遞增鋸齒波的VHDL程序如附錄所示，其中CLK是輸入時(shí)鐘端口，RESET為輸入復(fù)位端口，Q_OUT[7..0]為八位二進(jìn)制輸出端口。遞增鋸齒波函數(shù)發(fā)生模塊框圖如下圖所示：　　圖 7 遞增鋸齒波函數(shù)發(fā)生模塊框圖

29、　程序設(shè)計(jì)的當(dāng)復(fù)位信號(hào)為1時(shí)，輸出為0，無(wú)對(duì)應(yīng)的波形產(chǎn)生。當(dāng)復(fù)位信號(hào)為0時(shí)，每當(dāng)檢測(cè)到時(shí)鐘上升沿時(shí)，計(jì)數(shù)器值加1，當(dāng)增加到最大后清零。計(jì)數(shù)值增加呈現(xiàn)線性關(guān)系，因此輸出的波形是遞增的斜波。從仿真波形圖也能看出這種變化規(guī)律。　　VHDL描述為：　　IF TMP="11111111" THEN</

30、p>　　TMP:="00000000";　　ELSE　　TMP:=TMP+1;　　END IF;　　END IF;</b&g

31、t;　　遞增鋸齒波函數(shù)波形仿真圖如下圖所示：　　圖 8 遞增鋸齒波函數(shù)波形仿真圖　　4.1.4 遞減鋸齒波模塊　　遞減鋸齒波的VHDL程序如附錄所示，其中CLK是輸入時(shí)鐘端口，RESET為輸入復(fù)位端口，Q_OUT[7..0]為八位二進(jìn)制輸出端口。遞減鋸齒波函數(shù)發(fā)生模塊框圖

32、如下圖所示：　　圖 9 遞減鋸齒波函數(shù)發(fā)生模塊框圖 　　程序設(shè)計(jì)的是復(fù)位信號(hào)為0時(shí)輸出為0，無(wú)對(duì)應(yīng)的波形產(chǎn)生。當(dāng)復(fù)位信號(hào)為1時(shí)，當(dāng)每當(dāng)檢測(cè)到時(shí)鐘上升沿時(shí)，計(jì)數(shù)值減1，當(dāng)減到0后賦值到最大。計(jì)數(shù)值減少呈現(xiàn)線性關(guān)系，因此輸出的波形是遞減的鋸齒波。從仿真波形圖也能看出這種變化規(guī)律。VHDL描述為：　　IF RESET=

33、'1' THEN　　TMP:="11111111";　　ELSIF CLK'EVENT AND CLK='1' THEN　　IF TMP="00000000" THEN　　TMP:="

34、;11111111";　　ELSE　　TMP:=TMP-1; --階梯為1,遞減信號(hào)的變化　　END IF;　　END IF;</p&g

35、t;　　遞減鋸齒波函數(shù)波形仿真圖如下圖所示：　　圖10 遞減鋸齒波函數(shù)波形仿真圖　　4.1.5 階梯波模塊　　階梯波的VHDL程序如附錄所示，其中CLK是輸入時(shí)鐘端口，RESET為輸入復(fù)位端口，Q_OUT[7..0]為八位二進(jìn)制輸出端口。階梯波函數(shù)發(fā)生模塊框圖如下圖所示：

36、;　　圖 11 階梯波函數(shù)發(fā)生模塊框圖　　階梯波設(shè)計(jì)的是數(shù)據(jù)的遞增是以一定的階梯常數(shù)向上增加，所以輸出的波形呈現(xiàn)是成階梯狀的，而不是，完全呈現(xiàn)是直線增長(zhǎng)。從仿真波形圖也能看出這種變化規(guī)律。VHDL描述如下：　　IF RESET='1' THEN　　TMP:="000

37、00000";　　ELSIF CLK'EVENT AND CLK='1' THEN　　IF TMP="11111111"THEN　　TMP:="10000000";　　ELSE&l

38、t;/b>　　TMP:=TMP+16;　　END IF;　　END IF;　　階梯波函數(shù)波形仿真圖如下圖所示：　　圖 12 階梯波函數(shù)波形仿真圖&

39、lt;/p>　　如圖所示，復(fù)位信號(hào)為高電平時(shí)，輸出清零，否則正常輸出。　　4.1.6 三角波模塊　　三角波的VHDL程序如附錄所示，其中CLK是輸入時(shí)鐘端口，RESET為輸入復(fù)位端口，Q_OUT[7..0]為八位二進(jìn)制輸出端口。三角波函數(shù)發(fā)生模塊框圖如下圖所示：　　圖 13 三角波函數(shù)

40、發(fā)生模塊框圖　　程序設(shè)計(jì)的是reset復(fù)位信號(hào)為0時(shí)輸出為0，無(wú)對(duì)應(yīng)的波形產(chǎn)生。當(dāng)復(fù)位信號(hào)為1時(shí)，當(dāng)每當(dāng)檢測(cè)到時(shí)鐘上升沿時(shí)，當(dāng)計(jì)數(shù)的數(shù)據(jù)不是最大值時(shí)，數(shù)值做遞增運(yùn)算，當(dāng)增大到最大時(shí)，然后再做遞減運(yùn)算，因此輸出的波形便呈現(xiàn)出三角波的形狀。從仿真波形圖也能看出這種變化規(guī)律。VHDL描述如下：　　IF A='0' THEN

41、　　IF TMP="11111110" THEN　　TMP:="11111111";　　A:='1';　　ELSE　　T

42、MP:=TMP+1;　　END IF;　　ELSE　　IF TMP="00000001"THEN　　TMP:="00000000";

43、　　A:='0';　　ELSE　　TMP:=TMP-1;　　END IF;　　END IF;</b&

44、gt;　　END IF;　　三角波函數(shù)波形仿真圖如下圖所示：　　圖14 三角波函數(shù)波形仿真圖　　4.2調(diào)控模塊　　4.2.1波形輸出控制單元</

45、p>　　波形輸出控制單元中只包括一個(gè)數(shù)據(jù)選擇器模塊。該模塊為6選1的數(shù)據(jù)選擇器，包括6個(gè)數(shù)據(jù)輸入端，3個(gè)數(shù)據(jù)選擇輸入端和一個(gè)數(shù)據(jù)輸出端。其元件框圖如下圖所示：　　圖15 波形輸出控制單元模塊框圖　　其功能是根據(jù)數(shù)據(jù)選擇輸入端輸入的數(shù)據(jù)來(lái)選擇相應(yīng)的數(shù)據(jù)送到輸出端。從而實(shí)現(xiàn)數(shù)據(jù)的選擇輸出。其VHDL描述如下所示：</p&g

46、t;　　ARCHITECTURE BEHAV OF MUX61 IS 　　SIGNAL SEL:STD_LOGIC_VECTOR(2 DOWNTO 0);　　BEGIN　　SEL<=S2&S1&S0;<

47、p>　　PROCESS(S2,S1,S0,D0,D1,D2,D3,D4,D5)　　BEGIN　　CASE SEL IS　　WHEN"000"=>Q<=D0;--遞減鋸齒波形輸出　　WHEN&quo

48、t;001"=>Q<=D1;--遞增鋸齒波形輸出　　WHEN"010"=>Q<=D2;--三角波形輸出　　WHEN"011"=>Q<=D3;--階梯波形輸出　　WHEN"100"=>Q<=D4;-

49、-方波輸出　　WHEN"101"=>Q<=D5;--正弦波形輸出　　WHEN OTHERS=>NULL;　　END CASE; 　　END PROCESS;　　END BEHAV;</p

50、>　　仿真波圖如下圖所示：　　圖16 波形輸出控制單元波形仿真圖　　當(dāng)S2S1S0="000"時(shí)，選著輸出信號(hào)一。　　4.2.2波形輸入控制單元　　波形輸入控制單元中不僅包括一個(gè)數(shù)據(jù)選擇器模塊，該模塊為6選1的數(shù)據(jù)選擇器，

51、而且更重要的是還有D/A控制信號(hào)CS和WR的控制程序，包括1個(gè)數(shù)據(jù)輸入端、3個(gè)數(shù)據(jù)選擇輸入端、6個(gè)數(shù)據(jù)輸出端以及2個(gè)控制信號(hào)輸出端。其元件框圖如下圖所示：　　圖 17 波形輸入控制單元模塊框圖　　其功能是選擇要控制的函數(shù)單元模塊，并且實(shí)現(xiàn)數(shù)據(jù)和TLC7528的同步。CS和WR的VHDL描述如下所示：　　IF(S=

52、'1')THEN　　Q<=Q+1;　　IF Q>1 THEN　　CS<='0';　　ELSE</p&

53、gt;　　CS<='1';　　END IF;　　IF (Q>3 AND Q<6) THEN　　WR<='0';</p

54、>　　ELSE　　WR<='1';　　END IF;　　IF Q="111" THEN

55、　COUT<='1';　　Q<="000";　　ELSE　　COUT<='0';　　END IF;</

56、b>　　END IF;　　仿真波圖如下圖所示：　　圖18 波形輸入控制單元波形仿真圖　　當(dāng)A2A1A0="010"時(shí)，選著輸出信號(hào)Y3。　　4.2.3頻率控制單元&

57、lt;/p>　　頻率控制單元中包括一個(gè)分頻模塊同時(shí)也包括一個(gè)挑頻模塊，挑頻模塊為簡(jiǎn)單的四選一數(shù)據(jù)選擇器，分頻模塊將輸入的時(shí)鐘信號(hào)進(jìn)行2、4、8、16分頻，其元件框圖如下圖所示：　　圖19 分頻單元模塊框圖　　分頻模塊VHDL語(yǔ)言描述：　　IF (clk'EVENT AND c

58、lk='1') THEN　　IF(count="1111") THEN　　Count <= (OTHERS =>'0');　　ELSE　　Count <= coun

59、t +1;　　END IF ;　　END IF ;　　仿真波圖如下圖所示：　　圖 20 分頻控制單元波形仿真圖　　4.2.4幅度控制單元

60、;　　幅度控制單元中包括一個(gè)除法模塊同時(shí)也包括一個(gè)選擇模塊，選擇模塊為四選一數(shù)據(jù)選擇器，除法模塊將輸入的信號(hào)進(jìn)行1、1/2、1/4、1/8調(diào)幅，其元件框圖如下圖所示：　　圖 21 幅度控制單元元件框圖　　除法模塊利用二進(jìn)制數(shù)每右移一位，高位補(bǔ)零，相當(dāng)于二進(jìn)制數(shù)除以二的特點(diǎn)，進(jìn)行了調(diào)幅的相應(yīng)操作。VHDL描述如下所示：</p&g

61、t;　　CASE SCOPE_MODE IS　　WHEN"00"=>FF:=SCOPE_IN;　　WHEN"01"=>FF(6 DOWNTO 0):=SCOPE_IN(7 DOWNTO 1);　　FF(7):='0';<

62、;/p>　　WHEN"10"=>FF(5 DOWNTO 0):=SCOPE_IN(7 DOWNTO 2);　　FF(7):='0';FF(6):='0';　　WHEN OTHERS=>FF(4 DOWNTO 0):=SCOPE_IN(7 DOWNTO 3);<

63、;/p>　　FF(7):='0';FF(6):='0';FF(5):='0';　　END CASE;　　仿真波圖如下圖所示：　　圖22 幅度控制單元波形仿真圖

64、;　　當(dāng)MODE1MODE0="01"時(shí)，進(jìn)行1/2調(diào)幅。　　4.3 D/A轉(zhuǎn)換器　　在整體系統(tǒng)中，波形的幅度值被量化成數(shù)字值，通過(guò)一組數(shù)據(jù)線輸出代表二進(jìn)制編碼的電平信號(hào)，為了將數(shù)字信號(hào)裝換成模擬信號(hào)，需要用到數(shù)-模轉(zhuǎn)換器，簡(jiǎn)稱DAC（Digital-Analog Converter）。為了數(shù)據(jù)處理的準(zhǔn)確性，DAC轉(zhuǎn)換器必須有足夠的

65、轉(zhuǎn)換精度。同時(shí)為了能夠在較高頻率下工作，它必須有足夠快的轉(zhuǎn)換速度。因此，轉(zhuǎn)換精度和轉(zhuǎn)換速度是衡量DAC轉(zhuǎn)換器性能優(yōu)劣的主要指標(biāo)。本實(shí)驗(yàn)采用的D/A轉(zhuǎn)換器是TLC7528，他的引腳圖如下圖所示：　　圖23 TLC7528引腳圖　　TLC7528通過(guò)數(shù)據(jù)總線,DACB控制信號(hào)與微處理器接口。當(dāng)和均為低電平時(shí),TCL7528模擬輸出（由DACA/DACB控

66、制線指定）對(duì)DB0~DB7數(shù)據(jù)總線輸入端的活動(dòng)做出響應(yīng)。在此方式下,輸入鎖存器是透明的,輸入數(shù)據(jù)直接影響模擬輸出。當(dāng)或信號(hào)變?yōu)楦唠娖綍r(shí),DB0~DB7輸入端上的數(shù)據(jù)被鎖存,直至或信號(hào)再次變低為止。當(dāng)為高電平時(shí),不管WR信號(hào)的狀態(tài)如何,數(shù)據(jù)輸入被禁止。　　圖24 TLC7528時(shí)序圖　　根據(jù)的他的時(shí)序電路圖，由于當(dāng)CS和WR同時(shí)低電平有效時(shí)才能輸出數(shù)據(jù)，

67、在輸入控制模塊設(shè)計(jì)了一段時(shí)序控制程序如下所示：　　IF(S='1')THEN　　Q<=Q+1;　　IF Q>1 THEN　　CS<='0';<

68、;/p>　　ELSE　　CS<='1';　　END IF;　　IF (Q>3 AND Q<6) THEN<p

69、>　　WR<='0';　　ELSE　　WR<='1';　　END IF;

70、;　　IF Q="111" THEN　　COUT<='1';　　Q<="000";　　ELSE　　COUT<='0

71、';　　END IF;　　END IF;　　控制部分波形圖如下所示：　　圖25 TLC7528控制信號(hào)波形圖　　4.4 總電

72、路　　通過(guò)以上各個(gè)模塊的細(xì)化和分析，最終在Max+plusⅡ中完成了整個(gè)系統(tǒng)的聯(lián)合調(diào)試，并通過(guò)示波器讀輸出信號(hào)的波形符合設(shè)計(jì)的要求。調(diào)試整個(gè)系統(tǒng)了原理圖如下圖所示：　　圖 26 總電路圖　　整圖仿真　　圖 27

73、總電路圖仿真波形　　由此圖得出的結(jié)論：此為二分頻，幅度不變，方波信號(hào)，根據(jù)TLC7528的時(shí)序特點(diǎn)，在CS和WR同為低電平時(shí)，有模擬方波的輸出。　　硬件測(cè)試　　5.1編譯　　(1

74、)選擇目標(biāo)器件　　Assign---Device---DeviceFamily---FLEX10K---EPF10K10LC84-3---OK　　圖 28 器件選擇窗口　　(2)啟動(dòng)編譯器　　Max+PlusII-

75、--Compiler---Start　　將以上模塊分別編譯通過(guò)，并將它們?nèi)勘４娴阶约核ǖ墓こ涛募A:kechengsheji-1中。　　5.2 引腳的鎖定　　確定設(shè)計(jì)實(shí)體輸入輸出端口與目標(biāo)芯片引腳的對(duì)應(yīng)關(guān)系　　圖29 引腳鎖定界

76、面　　將管腳安排寫(xiě)成表格形式如下表所示：　　表1 器件管腳安排　　5.3編程下載　　1．用下載電纜把計(jì)算機(jī)的并口與目標(biāo)板（實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)），連接好并打開(kāi)電源。　　2.將已經(jīng)完成好的頂層原理圖設(shè)

77、一次當(dāng)前工程，然后將其在Max+plusⅡ--Compiler下編譯一次，將引腳鎖定圖在Max+plusⅡ--FloorplanEditor中打開(kāi)，再編譯一次管腳。　　3. Max+plusⅡ--Programmer--Option--Hardware Setup---ByteBlaster(編程方式為)---Configute，雙擊Enter鍵，進(jìn)行硬件驗(yàn)證。<p

78、>　　5.4 硬件驗(yàn)證　　下載完成后，把示波器連接到實(shí)驗(yàn)箱上，并在實(shí)驗(yàn)箱上選擇適當(dāng)?shù)臅r(shí)鐘頻率（以示波器上顯示的波形清晰為標(biāo)準(zhǔn)）。準(zhǔn)備工作完成后按下實(shí)驗(yàn)箱的鍵K1即復(fù)位鍵，鍵K2和K3即為頻率選擇開(kāi)關(guān)，鍵K4和鍵K5即為幅度選擇開(kāi)關(guān)。鍵K6、鍵K7、鍵K8組合為波形選擇鍵，組合鍵的鍵值與對(duì)應(yīng)波形關(guān)系如下表：<

79、;b>　　表2 頻控按鍵　　表3 幅控按鍵　　表4 按鍵與波形對(duì)應(yīng)關(guān)系　　當(dāng)K1K2K3K4K5K6K7K8=00000101；輸出的是正弦波信號(hào)　　當(dāng)K1K2K3K4K5K6K7K8=00001101

80、；輸出的是2分頻后的正弦波信號(hào)　　當(dāng)K1K2K3K4K5K6K7K8=00101101；輸出的是2分頻和1/2調(diào)幅后的正弦波信號(hào)。　　六、課程設(shè)計(jì)心得體會(huì)　　本次課程設(shè)計(jì)完成了智能函數(shù)信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)，前后經(jīng)歷了幾周的時(shí)間，前期初步設(shè)計(jì)可謂是順風(fēng)順?biāo)怯捎谠囼?yàn)箱使用的D/A轉(zhuǎn)換器是TLC7528，中期在

81、控制TLC7528的和上遇到了一些困難，后來(lái)在輸入控制模塊中采用了一個(gè)簡(jiǎn)單的8進(jìn)制計(jì)數(shù)器，實(shí)現(xiàn)了，與時(shí)鐘信號(hào)同步，繼而得到了模擬信號(hào)的輸出，不過(guò)在用示波器顯示波形時(shí)，卻總是得不到穩(wěn)定的波形，后來(lái)發(fā)現(xiàn)在輸入控制中，僅需要3位二進(jìn)制數(shù)即能完成簡(jiǎn)單的8進(jìn)制計(jì)數(shù)，自己卻習(xí)慣性的用了8位，這使得分頻現(xiàn)象嚴(yán)重，更改后即得到了了穩(wěn)定的輸出波形，但是波形的下半部分卻被消隱了，懷疑是基準(zhǔn)電平的問(wèn)題，對(duì)信號(hào)波形發(fā)生器進(jìn)行了微調(diào)，如：對(duì)于正弦波發(fā)生器，本來(lái)取

82、值范圍是從0-255，人為的提高了最低電平，采取了所有電平值除二加50的措施，最后果然波形輸出穩(wěn)定完好，試驗(yàn)成功。　　當(dāng)然本次課程還有很多不足之處，對(duì)于函數(shù)信號(hào)發(fā)生仍然可以使用LPM——ROM模塊，同時(shí)可以采用數(shù)控分頻對(duì)調(diào)頻智能控制，雖然連續(xù)調(diào)幅困難相當(dāng)大，但是還是可以有時(shí)間一試。　　總的來(lái)說(shuō)，在設(shè)計(jì)中遇到了很多問(wèn)題，最后在老師的指導(dǎo)下，終于迎刃而解，有

83、點(diǎn)小小的成就感，終于覺(jué)得平時(shí)所學(xué)的知識(shí)有了實(shí)用的價(jià)值，還使我懂得了理論與實(shí)際相結(jié)合是很重要的，只有理論知識(shí)是遠(yuǎn)遠(yuǎn)不夠的，只有把所學(xué)的理論知識(shí)與實(shí)踐相結(jié)合起來(lái)，從而提高自己的實(shí)際動(dòng)手能力和獨(dú)立思考的能力。不僅學(xué)到了不少知識(shí)，而且鍛煉了自己的能力。　　參考文獻(xiàn)　　[1]盧毅,賴杰.VHDL與數(shù)字電路設(shè)計(jì).北京：科學(xué)出版社

84、. 　　[2] 焦素敏.EDA應(yīng)用技術(shù).北京清華大學(xué)出版社,2005　　[3]王志鵬,付麗琴. 可編程邏輯器件開(kāi)發(fā)技術(shù)MAX+PLUSII.北京國(guó)防工業(yè)出版社.2005.3　　[4]徐志軍.CPLD/FPGA的開(kāi)發(fā)與應(yīng)用.北京電子工業(yè)出版　　[5]宋萬(wàn)杰,羅豐,吳順君.C

85、PLD技術(shù)及其應(yīng)用.西安：西安電子科技大學(xué)出版社，1999　　附錄　　分頻模塊：　　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;&

86、lt;p>　　USE IEEE.STD_LOGIC_ARITH.ALL;　　USE IEEE.STD_LOGIC_UNSIGNED.ALL;　　ENTITY CT74161 IS　　PORT(clk : IN STD_LOGIC;　　clk_div2 : OUT S

87、TD_LOGIC;　　clk_div4 : OUT STD_LOGIC;　　clk_div8 : OUT STD_LOGIC;　　clk_div16 : OUT STD_LOGIC);　　END CT74161;　　ARCHITE

88、CTURE rtl OF CT74161 IS　　SIGNAL count : STD_LOGIC_VECTOR(3 DOWNTO 0);　　BEGIN　　PROCESS(clk)　　BEGIN&

89、lt;/p>　　IF (clk'EVENT AND clk='1') THEN　　IF(count="1111") THEN　　Count <= (OTHERS =>'0');　　ELSE<

90、/b>　　Count <= count +1;　　END IF ;　　END IF ;　　END PROCESS;　　clk_div2 <

91、;= count(0);　　clk_div4 <= count(1);　　clk_div8 <= count(2);　　clk_div16 <= count(3);　　END rtl;<

92、p>　　SAWTOOTH_ADDER遞增鋸齒波函數(shù)發(fā)生模塊:　　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;　　USE IEEE.STD_LOGIC_UNSIGNED.ALL;　　ENTITY SAWTOOTH_ADDER

93、IS　　PORT ( CLK,RESET:IN STD_LOGIC;　　Q:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));　　END ENTITY SAWTOOTH_ADDER;　　ARCHITECTURE BEHAV OF SAWTOOTH_A

94、DDER IS　　BEGIN　　PROCESS(CLK,RESET)　　VARIABLE TMP: STD_LOGIC_VECTOR(7 DOWNTO 0);　　BEGIN

95、　　IF RESET='1' THEN　　TMP:="00000000";　　ELSIF CLK'EVENT AND CLK='1' THEN　　IF TMP="11111111" THEN

96、　　TMP:="00000000";　　ELSE　　TMP:=TMP+1;　　END IF;　　END IF;</

97、p>　　Q<=TMP;　　END PROCESS;　　END ARCHITECTURE BEHAV;　　SAWTOOTH_ADDER遞減鋸齒波函數(shù)發(fā)生模塊:　　LIBRARY IEEE;</p&

98、gt;　　USE IEEE.STD_LOGIC_1164.ALL;　　USE IEEE.STD_LOGIC_UNSIGNED.ALL;　　ENTITY SAWTOOTH_MINUS IS -- 遞減鋸齒波SAWTOOTH_MINUS　　PORT ( CLK,RES

99、ET:IN STD_LOGIC; -- 復(fù)位信號(hào)RESET，時(shí)鐘信號(hào)CLK　　Q:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); --輸出信號(hào)Q,8位數(shù)字信號(hào)　　END ENTITY SAWTOOTH_MINUS;　　ARCHITECTURE BEHAV OF SAWTOOTH_

100、MINUS IS　　BEGIN　　PROCESS(CLK,RESET)　　VARIABLE TMP: STD_LOGIC_VECTOR(7 DOWNTO 0);　　BEGIN

101、　　IF RESET='1' THEN　　TMP:="11111111";　　ELSIF CLK'EVENT AND CLK='1' THEN　　IF TMP="00000000" THEN

102、　　TMP:="11111111";　　ELSE　　TMP:=TMP-1; --階梯為1,遞減信號(hào)的變化　　END IF;　　END

103、 IF;　　Q<=TMP;　　END PROCESS;　　END ARCHITECTURE BEHAV;　　三角波函數(shù)發(fā)生模塊

104、　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;　　USE IEEE.STD_LOGIC_UNSIGNED.ALL;　　ENTITY TRIANGLE is --三角波 TRIANGLE　　port(CLK,RE

105、SET:IN STD_LOGIC; --復(fù)位信號(hào)RESET,時(shí)鐘信號(hào)CLK　　Q: OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); --輸出信號(hào)Q,8位數(shù)字信號(hào) 　　END TRIANGLE;　　ARCHITECTURE BEHAV OF TRIANGLE IS<

106、;p>　　BEGIN　　PROCESS(CLK,RESET)　　VARIABLE TMP : STD_LOGIC_VECTOR(7 DOWNTO 0);　　VARIABLE A : STD_LOGIC;　　BE

107、GIN　　IF(RESET='1') THEN　　TMP:="00000000";　　ELSIF CLK'EVENT AND CLK='1' THEN　　IF A='0' TH

108、EN　　IF TMP="11111110" THEN　　TMP:="11111111";　　A:='1';　　ELSE

109、　　TMP:=TMP+1;　　END IF;　　ELSE　　IF TMP="00000001"THEN　　TMP:="00000000"

110、;　　A:='0';　　ELSE　　TMP:=TMP-1;　　END IF;　　E

111、ND IF;　　END IF;　　Q<=TMP;　　END PROCESS;　　END BEHAV;　　方波函

112、數(shù)發(fā)生模塊　　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;　　USE IEEE.STD_LOGIC_ARITH.ALL;　　USE IEEE.STD_LOGIC_UNSIGNED.ALL;

113、　　ENTITY SQUARE IS --方波　　PORT(CLK,RESET : IN STD_LOGIC; --復(fù)位信號(hào)RESET,時(shí)鐘信號(hào)CLK　　Q : OUT STD_LOGIC_VECTOR(7 DOWNTO 0));--輸出信號(hào)Q,8位數(shù)字信號(hào)<

114、;p>　　END SQUARE;　　ARCHITECTURE BEHAV OF SQUARE IS　　SIGNAL A: STD_LOGIC;　　BEGIN　　PROCESS(CLK,RESET)<

115、p>　　VARIABLE TMP: STD_LOGIC_VECTOR(3 DOWNTO 0);　　BEGIN　　IF (RESET='1') THEN　　A<='0';&

116、lt;p>　　ELSIF CLK'EVENT AND CLK='1' THEN　　IF (TMP="1111")THEN　　TMP:="0000";　　ELSE

117、TMP:=TMP+1;　　END IF;　　IF (TMP<="1000")THEN　　A<='1';　　ELSE</b&g

118、t;　　A<='0';　　END IF;　　END IF;　　END PROCESS;　　PR

119、OCESS(CLK,A)　　BEGIN　　IF CLK'EVENT AND CLK='1' THEN　　IF A='1'THEN　　Q<="11111111";<

120、;/p>　　ELSE　　Q<="00000000";　　END IF;　　END IF;　　END PR

121、OCESS;　　END BEHAV;　　正弦波函數(shù)發(fā)生模塊　　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;　　USE IEEE.STD_LOGIC_U

122、NSIGNED.ALL;　　ENTITY SIN_ROM IS　　PORT(CLK,RESET:IN STD_LOGIC;　　D_OUT: OUT INTEGER RANGE 0 TO 255);　　END SIN_ROM ;

123、ARCHITECTURE BEHAV OF SIN_ROM IS　　BEGIN　　PROCESS(RESET,CLK)　　VARIABLE TMP: INTEGER RANGE 0 TO 63;　　BEGIN<

124、/b>　　IF RESET='1'THEN　　D_OUT<=0;　　ELSIF CLK'EVENT AND CLK='1'THEN　　IF TMP=63 THEN

125、 　　TMP:=0;　　ELSE　　TMP:=TMP+1;　　END IF;　　CASE TMP IS

126、 　　WHEN00=>D_OUT<=178;WHEN01=>D_OUT<=177;WHEN02=>D_OUT<=176;　　WHEN03=>D_OUT<=175;WHEN 04=>D_OUT<=173;WHEN 05=>D_OUT<=170;

127、　　WHEN06=>D_OUT<=167;WHEN 07=>D_OUT<=163;WHEN 08=>D_OUT<=159;　　WHEN09=>D_OUT<=154;WHEN 10=>D_OUT<=149;WHEN 11=>D_OUT<=143;　　WHEN12=>D_OUT&l

128、t;=137;WHEN 13=>D_OUT<=131;WHEN 14=>D_OUT<=125;　　WHEN 15=>D_OUT<=117;WHEN 16=>D_OUT<=112;WHEN 17=>D_OUT<=106;　　WHEN 18=>D_OUT<=100; WHEN 19=&g

129、t;D_OUT<=94; WHEN 20=>D_OUT<=88;　　WHEN 21=>D_OUT<=82; WHEN 22=>D_OUT<=77; WHEN 23=>D_OUT<=72;　　WHEN 24=>D_OUT<=67; WHEN 25=>D_OUT<=63; WHEN

130、 26=>D_OUT<=60;　　WHEN 27=>D_OUT<=57; WHEN 28=>D_OUT<=54; WHEN 29=>D_OUT<=52;　　WHEN30=>D_OUT<=51; WHEN 31=>D_OUT<=50; WHEN 32=>D_OUT<=5

131、0;　　WHEN33=>D_OUT<=51; WHEN 34=>D_OUT<=52; WHEN 35=>D_OUT<=54;　　WHEN 36=>D_OUT<=57; WHEN 37=>D_OUT<=60; WHEN 38=>D_OUT<=63;<p&

132、gt;　　WHEN 39=>D_OUT<=67; WHEN 40=>D_OUT<=72; WHEN 41=>D_OUT<=77;　　WHEN 42=>D_OUT<=82; WHEN 43=>D_OUT<=88; WHEN 44=>D_OUT<=94;　　WHEN45=>D_OU

133、T<=100;WHEN 46=>D_OUT<=106;WHEN 47=>D_OUT<=112;　　WHEN48=>D_OUT<=119;WHEN 49=>D_OUT<=125;WHEN 50=>D_OUT<=131;　　WHEN51=>D_OUT<=137;WHEN 52=&g

134、t;D_OUT<=143;WHEN 53=>D_OUT<=149;　　WHEN54=>D_OUT<=154;WHEN 55=>D_OUT<=159;WHEN 56=>D_OUT<=163;　　WHEN57=>D_OUT<=167;WHEN 58=>D_OUT<=170;WHEN

135、 59=>D_OUT<=173;　　WHEN60=>D_OUT<=175;WHEN 61=>D_OUT<=176;WHEN 62=>D_OUT<=177;　　WHEN 63=>D_OUT<=178;WHEN OTHERS=>NULL;<b&g

136、t;　　END CASE;　　END IF;　　END PROCESS;　　END BEHAV;　　階梯波函數(shù)發(fā)生模塊　　LIBRAR

137、Y IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;　　USE IEEE.STD_LOGIC_UNSIGNED.ALL;　　ENTITY LADDER IS --階梯波LADDER　　PORT(CLK,RES

眾賞文庫(kù)> 全部分類> 畢業(yè)設(shè)計(jì)

溫馨提示

1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

eda課程設(shè)計(jì)-多功能波形信號(hào)發(fā)生器

文檔簡(jiǎn)介

溫馨提示

最新文檔

評(píng)論

eda課程設(shè)計(jì)-多功能波形信號(hào)發(fā)生器

文檔簡(jiǎn)介

溫馨提示

最新文檔

評(píng)論

免費(fèi)下載