一款8位RISC MCU的設計.pdf_第1頁
已閱讀1頁，還剩58頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領

文檔簡介

1、綜合考慮8位MCU的發(fā)展前景和RISC體系結(jié)構(gòu)的特點，充分利用EDA工具的強大功能，本論文課題采用自頂向下的設計方法，獨立開發(fā)出一款具有自主知識產(chǎn)權(quán)、性價比較高的8位RISC MCU，并且將其CPU部分開發(fā)成可綜合的軟核，并且根據(jù)用戶需要還可以對外圍電路進行不同的配置。 本論文所設計的一款8位RISC體系結(jié)構(gòu)的MCU，其主要特點是：采用哈佛體系結(jié)構(gòu)：指令長度為周定的13位，一共有54條指令，絕大部分指令為單周期指令，有利于簡化編

2、程，以及節(jié)省芯片面積，硬件實現(xiàn)；在設計中采用兩級流水線；集成了32×8bit的SRAM和1k×13bit的ROM；具有休眠喚醒功能；具有看門狗復位功能；有多個可編程使用的I/O端口。 本論文對整個MCU芯片的體系結(jié)構(gòu)設計、指令集設計和各個主要模塊設計進行了詳細的論述。論文實現(xiàn)了系統(tǒng)的Veriloog HDL描述，經(jīng)FPGA驗證，整個系統(tǒng)工作正常，工作頻率可以達到72MHz。最后基于CSMC 0.5um工藝完成了整個芯片的邏輯綜合

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論