一款16位模數(shù)轉(zhuǎn)換器的設(shè)計(jì).pdf

1、本論文的目標(biāo)是16位逐次逼近型模數(shù)轉(zhuǎn)換器(Analog-to-Digital Converter，簡(jiǎn)稱 ADC)芯片的前端設(shè)計(jì)和研究。隨著計(jì)算機(jī)技術(shù)、信號(hào)處理技術(shù)和微電子技術(shù)的迅速發(fā)展，不斷涌現(xiàn)出新的先進(jìn)的電子系統(tǒng)。這些系統(tǒng)可廣泛地應(yīng)用于處理連續(xù)時(shí)間信號(hào)，包括語(yǔ)音、聲音、醫(yī)學(xué)成像、雷達(dá)、儀器儀表、消費(fèi)電器、遠(yuǎn)程通訊等。由于數(shù)字集成電路技術(shù)的迅猛發(fā)展帶來(lái)了前所未有的高復(fù)雜信號(hào)的處理能力，所以人們希望把模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)來(lái)處理，最后再轉(zhuǎn)

2、換為模擬信號(hào)。在比較了各種 ADC的結(jié)構(gòu)和優(yōu)缺點(diǎn)之后，綜合考慮到轉(zhuǎn)換速率、精度和功耗等方面的因素，本文采用逐次逼近型(successive-approximation)的結(jié)構(gòu)。
　　隨著轉(zhuǎn)換精度即位數(shù)的提高，大部分基于電容的逐次逼近型 ADC都需要很大的電容，這將使得芯片面積非常巨大。另外這些大電容還將大大限制芯片的工作速度。本文所設(shè)計(jì)的帶分壓電容的電荷重新分布數(shù)-模(D/A)結(jié)構(gòu)，使其中 D/A轉(zhuǎn)換器電容面積比傳統(tǒng)結(jié)果大大減少，

3、進(jìn)而減輕電容占絕大部分芯片面積所帶來(lái)的困擾。本文主要包括電路設(shè)計(jì)與仿真以及版圖的實(shí)現(xiàn)等工作。本文側(cè)重于其中的關(guān)鍵單元如電荷重新分布D/A、低失調(diào)比較器、誤差校準(zhǔn)電路以及最后的版圖設(shè)計(jì)和驗(yàn)證等等。另外，在模擬數(shù)字混合信號(hào)單芯片實(shí)現(xiàn)過(guò)程中，混合電源噪聲、串?dāng)_以及電路的非理想特性，工藝偏差等等都是限制轉(zhuǎn)換器精度的關(guān)鍵因素，所以在電路設(shè)計(jì)和最后的版圖布局都對(duì)它們進(jìn)行了認(rèn)真考慮。文中所述結(jié)構(gòu)的逐次逼近型ADC在0.6um Bi-CMOS工藝下實(shí)現(xiàn)

4、了單芯片設(shè)計(jì)。轉(zhuǎn)換時(shí)間為5us。整個(gè)芯片在5伏電源、200KHz時(shí)鐘頻率下的功耗為100毫瓦。較好地實(shí)現(xiàn)了設(shè)計(jì)目標(biāo)和要求。在第2章中，介紹了ADC的原理、各種類型和性能指標(biāo)，并對(duì)各種結(jié)構(gòu)的ADC進(jìn)行了一些比較；文章第3章提出要設(shè)計(jì)的ADC的指標(biāo)，并就逐次逼近(SAR)ADC轉(zhuǎn)換器原理和電荷重新分布 ADC的工作過(guò)程進(jìn)行了描述；第四章對(duì)ADC中主要的電路比較器、子DAC和誤差校準(zhǔn)電路的設(shè)計(jì)進(jìn)行了具體的介紹，并給出部分仿真結(jié)果。第五章簡(jiǎn)要地