TL16C554芯片的逆向設計.pdf

1、我國集成電路的設計水平還很低，通信芯片的設計也是如此。微電子技術和智能計算機化輔助設計技術改造電子產品的設計已是一種必然的趨勢。EDA工具在集成電路的設計工作中所占的技術含量越來越高，芯片設計項目的開發(fā)也日益依賴于EDA系統(tǒng)和先進的設計方法。 TLl6C554異步通信器件芯片項目是由中國電子科技集團公司第四十七研究所設計室開發(fā)的一塊CMOS數字大規(guī)模集成電路。它包括四個增強型TLl6C550異步通信器件以及可控邏輯功能。每一個

2、通道都提供數據字符的串行到并行的轉換。這些數據字從外圍器件或調制解調器或CPU傳輸的并行到串行轉換的數據字符。四個異步通信通道的狀態(tài)在功能操作中的任意時刻都可以能被CPU讀出。所獲得的信息包括執(zhí)行操作的類型，條件和遇到的錯誤信息。TLl6C554能夠被放置在一個交替的FIFO模式。該模式能激活內部的FIFO從而允許16位的字節(jié)在接收和傳輸模式中被存儲。為了減小系統(tǒng)的輔助操作和達到最佳的系統(tǒng)效率，所有的邏輯功能都集成在芯片上。每一個集成異

3、步通信器件包括一個可編程的波特率發(fā)生器，它能夠對輸入時鐘進行1～2<'16>-1的分頻。獨立的發(fā)送控制，接收，線性狀態(tài)和數據置位中斷。論文中詳細討論了TLl6C554的工作原理。同時也詳細介紹了TLl6C554電路分析與設計中遇到的各種電路類型和時序電路分析設計的基本思想。 集成電路設計的各個階段都與仿真緊密聯(lián)系在一起，仿真是在CadenceEDA系統(tǒng)中利用Verilog-XL仿真器進行，使用 Verilog HDL硬件描述語

4、言。Verilog-XL仿真器是數字電路優(yōu)秀的仿真工具，可對組合電路和時序電路仿真，仿真的結果是調用波形觀察工具查看波形。本文詳細討論了設計中典型的子單元電路的仿真，分析仿真的原理和過程。 版圖設計完成后要做物理驗證，主要做設計規(guī)則檢查和邏輯與版圖一致性檢查，在檢查通過后還要進行后仿真。只有通過后仿真的設計，才能保證設計的集成電路性能完全滿足要求。本文詳細討論了TLl6C554各種狀態(tài)的仿真，分析仿真后所得到的端口波形圖，可