多線程寄存器文件的設(shè)計(jì).pdf

1、本文面向一款基于SUN SPARC 64位的高性能微處理器，對其中的4線程×32行×72位的支持寄存器窗口技術(shù)的寄存器文件進(jìn)行了研究，實(shí)現(xiàn)了它的高速讀寫全定制設(shè)計(jì)，版圖后仿真結(jié)果表明，在0.13μm工藝下，該設(shè)計(jì)可以工作的時(shí)鐘頻率上限為500MHz。 本文研究的主要內(nèi)容包括： 第一，針對國內(nèi)目前多線程技術(shù)的寄存器文件研究還不成熟，SPARC獨(dú)特的寄存器窗口技術(shù)又很少應(yīng)用于國內(nèi)的寄存器文件的設(shè)計(jì)中，本文探索并實(shí)現(xiàn)了將寄存器

2、窗口技術(shù)引入多線程寄存器文件中，設(shè)計(jì)出支持SUN Ultra SPARC體系結(jié)構(gòu)的多線程存儲體結(jié)構(gòu)。 第二，完成了多線程寄存器文件的電路設(shè)計(jì)。對電路結(jié)構(gòu)進(jìn)行合理的改進(jìn)使得電路能快速有效地工作，且節(jié)省了大量面積與功耗的開銷。將外部寄存器與窗口寄存器合并在一個(gè)基本存儲單元中設(shè)計(jì)，共享4個(gè)線程的讀端口電路，采用單端敏感放大器等等這些措施既縮小了電路規(guī)模，又減小了功耗。 第三，完成了多線程寄存器文件的版圖設(shè)計(jì)。對該寄存器文件的版