SOC芯片低功耗設(shè)計(jì)及功耗估計(jì)若干問題研究.pdf

1、近40年來，集成電路工業(yè)一直依循莫爾定律而發(fā)展，即集成電路的規(guī)模每三年翻兩番。作為集成電路最新技術(shù)的代表，SOC(System On Chip，片上系統(tǒng))已經(jīng)成為集成電路設(shè)計(jì)領(lǐng)域的研究熱點(diǎn)并得到越來越廣泛的應(yīng)用。深亞微米工藝SOC芯片設(shè)計(jì)除了要考慮傳統(tǒng)的性能和成本的要求并得到二者之間的折衷以外，功耗問題已經(jīng)成為另一個重要的決定因素。換言之，深亞微米工藝SOC芯片的設(shè)計(jì)人員必須同時考慮性能、成本和功耗三方面的要求并要在三者之間取得折衷。而

2、迅猛發(fā)展的電池驅(qū)動的移動電子產(chǎn)品對芯片功耗的苛刻要求又增加了設(shè)計(jì)難度。低功耗SOC設(shè)計(jì)技術(shù)已經(jīng)成為當(dāng)前國內(nèi)外VLSI設(shè)計(jì)領(lǐng)域競相研究的關(guān)鍵技術(shù)之一。 本論文研究的核心內(nèi)容為SOC低功耗設(shè)計(jì)技術(shù)若干問題。在對SOC低功耗設(shè)計(jì)技術(shù)進(jìn)行了綜合分析的基礎(chǔ)上，論文研究了CMOS VLSI的功耗原理和降低功耗的相關(guān)方法。結(jié)合現(xiàn)代集成電路的自頂向下的設(shè)計(jì)方法，論文根據(jù)設(shè)計(jì)層次，逐一對系統(tǒng)級、RTL級、電路級、器件級的低功耗設(shè)計(jì)方法進(jìn)行了詳細(xì)地

3、分析和研究?？紤]到SOC功耗問題及其在設(shè)計(jì)過程中受到的制約，論文分別對低功耗可測性設(shè)計(jì)，功耗估計(jì)，EDA技術(shù)方面的研究進(jìn)展做了總結(jié)和介紹。 SOC芯片復(fù)雜度的提高，已經(jīng)使測試過程成為功耗較大的過程。為此，本論文提出了一種新型線性反饋移位寄存器以實(shí)現(xiàn)測試向量的自動生成，并通過人工神經(jīng)網(wǎng)絡(luò)技術(shù)完成了對該結(jié)構(gòu)的評價。針對復(fù)雜SOC芯片的可測性設(shè)計(jì)(DFT)實(shí)現(xiàn)的問題，本論文提出了在設(shè)計(jì)綜合階段通過時序分析決定DFT方案的時序決策方法，

4、該方法已經(jīng)成功地應(yīng)用在H.264編解碼芯片設(shè)計(jì)中。 準(zhǔn)確迅速的功耗估計(jì)是SOC芯片設(shè)計(jì)各個層次，特別是高層設(shè)計(jì)過程中不可或缺的設(shè)計(jì)輔助技術(shù)。本論文提出了一種基于人工神經(jīng)網(wǎng)絡(luò)的集成電路功耗分析方法。該方法以芯片的輸入輸出數(shù)量、芯片內(nèi)部標(biāo)準(zhǔn)單元的數(shù)目和類別為分析依據(jù)，用基準(zhǔn)電路的功耗結(jié)果作為網(wǎng)絡(luò)訓(xùn)練基礎(chǔ)，通過網(wǎng)絡(luò)模擬給出分析結(jié)果。該方法在ISCAS89基準(zhǔn)電路上進(jìn)行了驗(yàn)證，結(jié)果表明該方法有相當(dāng)?shù)膽?yīng)用價值。 電源的完整性對深亞

5、微米芯片的功耗設(shè)計(jì)階段變得愈加重要。電源網(wǎng)格的電壓降效應(yīng)(IR-drop)造成的延遲會引發(fā)時序違反，同時CMOS器件的漏電流會增加靜態(tài)功耗。針對這一問題，本文結(jié)合布局規(guī)劃(floorplan)過程中IO單元排布依靠經(jīng)驗(yàn)的情況，提出了IO單元自動排布算法(IOAP)，在實(shí)現(xiàn)IO單元自動排布的同時完成了對電源網(wǎng)格的優(yōu)化。該方法在H.264芯片物理設(shè)計(jì)過程中通過了驗(yàn)證。 本論文利用上述SOC芯片低功耗設(shè)計(jì)技術(shù)完成了多款芯片的設(shè)計(jì)。其中

6、H.264和AVS芯片均為規(guī)模較大的視頻解碼芯片，LPP1和LPP2是用于無線傳感器網(wǎng)絡(luò)節(jié)點(diǎn)的處理器芯片，本論文主要完成了這四款芯片的物理設(shè)計(jì)。以上四款芯片均采用中芯國際180nm工藝并流片成功。此外，本論文還完成了光柵檢測系統(tǒng)芯片EYAS、紅外遙控器發(fā)射端芯片BJUT6122、超低功耗計(jì)數(shù)器芯片ZCOUNT三種芯片的設(shè)計(jì)，上述三種芯片均采用和艦科技180nm工藝流片成功并具有獨(dú)立自主IP產(chǎn)權(quán)，其中EYAS芯片系統(tǒng)調(diào)試成功，ZCOUNT