片上網絡路由器的緩存優(yōu)化研究.pdf

1、隨著半導體工藝尺寸的持續(xù)降低，系統(tǒng)集成度的不斷提高，SoC體系結構的焦點由單核以計算為核心的設計轉移到多核以通信為核心的設計。在復雜的多核SoC系統(tǒng)中，通信所消耗的功耗已經和邏輯運算以及存儲消耗的功耗相當，并有望超過它們。芯片面積和功耗預算日益受控于芯片的互連網絡，這使得片上互連設計研究倍受關注，并成為推動NoC優(yōu)化研究的一個主要動力。片上網絡路由器的緩存占據(jù)著整個網絡很大比重的功耗和面積，并對網絡的性能有著顯著的影響，因此片上網絡路由

2、器緩存的優(yōu)化研究具有重要的意義。
　　為了指導緩存優(yōu)化，給出了一種基于參數(shù)組(λ，H，α，δ)的流量特征模型，該模型能夠準確地量化應用的負載特征。同時利用經典的流量模型分析了片上網絡緩存利用率分布的一般規(guī)律，發(fā)現(xiàn)了緩存利用率的時間和空間分布不均，由此提出了動態(tài)優(yōu)化與靜態(tài)優(yōu)化相結合的優(yōu)化思想,在這種思想的指導下，完成了以下兩種緩存優(yōu)化方案的設計。
　　1)針對一般性的虛擬通道路由器結構，提出了一種靜態(tài)虛通道數(shù)量分配與動態(tài)功率門

3、控相結合的緩存優(yōu)化方法。首先建立片上網絡輸出阻塞概率模型，依據(jù)網絡中阻塞概率分配網絡中不同節(jié)點不同端口的虛擬通道數(shù)量，平衡網絡中虛擬通道的利用情況。然后引入功率門控策略，適時關閉掉系統(tǒng)運行中處于空閑狀態(tài)的虛擬通道，降低片上網絡的靜態(tài)功耗開銷。這樣，針對片上網絡的緩存利用特征從空間和時間兩個角度實現(xiàn)了緩存的優(yōu)化。試驗結果表明，與單一的緩存分配或者功率門控策略相比，這種混合的優(yōu)化算法在低負載下能夠獲得20.30％~44.53%的能耗節(jié)省，即

4、使是在網絡飽和注入率附近，也可獲得大約8.5%左右的能耗節(jié)省。
　　2)針對虛擬通道功能限定的路由器結構，提出了一種靜態(tài)緩存容量分配與動態(tài)緩存結構相結合的緩存優(yōu)化方法。首先采用簡化的單一緩存通道路由器模型進行排隊分析，計算網絡中各個端口緩存滿概率，并以此為依據(jù)應用貪心算法分配各個端口緩存容量，去除網絡中緩存的空間分布冗余。然后設計了一種動態(tài)緩存結構，使得同一端口不同的虛擬通道能夠共享所有空閑的緩存，充分利用了有限的緩存資源。這樣，