片上網(wǎng)絡中路由器的設計.pdf

1、隨著半導體技術(shù)的發(fā)展，人們越來越關注采用并行的方法來提高芯片的整體性能。多核芯片(Chip Multi-Processors，CMPs)應運而生，其將多個IP核集成在一個芯片上，使芯片集成度迅速增加。多核之間的通信問題制約了多核芯片的發(fā)展，而片上網(wǎng)絡(Network on Chip, NoC)技術(shù)被認為是解決多核芯片通信問題的重要技術(shù)。片上網(wǎng)絡可以有效解決傳統(tǒng)的總線所帶來的能耗過大、帶寬利用不足和數(shù)據(jù)阻塞等問題。片上網(wǎng)絡通過多個路由器彼

2、此相連來實現(xiàn)，路由器的性能直接影響著片上網(wǎng)絡的性能，傳統(tǒng)的路由器已經(jīng)無法滿足片上網(wǎng)絡日益增長的性能需求，因此研究高性能的路由器對提高片上網(wǎng)絡的性能起到至關重要的作用。
　　本文首先對片上網(wǎng)絡的整體結(jié)構(gòu)、現(xiàn)存的常見問題及路由器的通用架構(gòu)進行了概述。然后對路由器的設計方案進行了研究，包括數(shù)據(jù)傳輸方案的設計、網(wǎng)絡接口方案的設計、路由方案的設計及通道分配方案的設計。接著根據(jù)以上方案對路由器進行了硬件實現(xiàn)，設計了基于AHB協(xié)議的高效網(wǎng)絡接口

3、;設計了基于lookahead路由技術(shù)、虛通道技術(shù)和容錯路由算法的路由器輸入模塊;在研究了傳統(tǒng)的分離式分配器的基礎上，提出了矩陣對角線虛通道分配器和開關分配器。最后對路由器進行了功能仿真和性能分析，通過軟件仿真和FPGA驗證保證了路由器的功能正確;通過DC綜合表明，本設計的時鐘頻率可以達到333MHz;通過Noxim仿真平臺對性能進行分析，將本課題中的路由器與傳統(tǒng)路由器及組合路由器進行性能對比。所提出的路由器在通道的匹配率方面明顯高于傳