關(guān)于對(duì)Verilog-HDL的研究及其在位移傳感控制器設(shè)計(jì)中的應(yīng)用.pdf

1、Verilog-HDL是應(yīng)用最為廣泛的硬件描述語(yǔ)言(HDL)之一，它適合于從算法級(jí)、門級(jí)到開(kāi)關(guān)級(jí)的各個(gè)層次的設(shè)計(jì)和描述，也可以進(jìn)行仿真驗(yàn)證、時(shí)序分析等。這篇論文討論的是對(duì)Verilog-HDL的研究和應(yīng)用。 首先，闡述了研究的背景和研究的目的與意義。 其次，對(duì)Verilog-HDL進(jìn)行了整體概述。從產(chǎn)生及發(fā)展、主要特點(diǎn)、語(yǔ)法、模型、描述方式和開(kāi)發(fā)環(huán)境等方面，對(duì)Verilog-HDL本身進(jìn)行了介紹。這為后面對(duì)Verilog

2、-HDL的研究及應(yīng)用打下基礎(chǔ)。 然后，從實(shí)踐的角度，展開(kāi)對(duì)Verilog-HDL的研究。對(duì)于一個(gè)完整地?cái)?shù)字電路系統(tǒng)，一般包含信號(hào)發(fā)生、信號(hào)檢測(cè)和信號(hào)顯示三大部分。這里，從上述的三個(gè)部分入手，通過(guò)研究過(guò)程中開(kāi)發(fā)的可編程單脈沖發(fā)生器、脈沖頻率測(cè)量、脈沖周期測(cè)量、發(fā)光二極管顯示、LCD顯示和256點(diǎn)陣顯示等應(yīng)用實(shí)例，討論在同一設(shè)計(jì)、不同Verilog-HDL實(shí)現(xiàn)的情況下，各種方法的優(yōu)劣性，并抽象出利用Verilog-HDL設(shè)計(jì)一般數(shù)字