10Gb-s時(shí)鐘數(shù)據(jù)恢復(fù)與1-10分接器的研究與設(shè)計(jì).pdf

1、隨著信息傳輸量的快速增加，串行化傳輸已成為新一代信息與通訊產(chǎn)業(yè)的主流。8b/10b SerDes系統(tǒng)作為串行通信系統(tǒng)中的一種構(gòu)架，由于提供足夠的轉(zhuǎn)換信息，并保證直流平衡而被廣泛的應(yīng)用。對(duì)該系統(tǒng)的研究正在不斷發(fā)展。
　　 SerDes接收機(jī)的一個(gè)重要任務(wù)就是從抖動(dòng)較大的接收信號(hào)中提取出時(shí)鐘信息，根據(jù)時(shí)鐘信號(hào)重新定時(shí)數(shù)據(jù)，減小抖動(dòng)和干擾，并將數(shù)據(jù)還原為輸入系統(tǒng)時(shí)的多路信號(hào)?？梢?，時(shí)鐘恢復(fù)電路與分接器電路作為接收機(jī)的重要組成部分，其性

2、能直接決定接收機(jī)的總體性能。
　　 本文從理論上討論了時(shí)鐘恢復(fù)電路的基本原理與結(jié)構(gòu)，著重分析了環(huán)路的線性傳輸特性以及噪聲、抖動(dòng)問題。在上述理論基礎(chǔ)上，采用TSMC0.18μm CMOS工藝，設(shè)計(jì)一個(gè)10Gb/s基于隨機(jī)序列鑒相器的鎖相環(huán)結(jié)構(gòu)的時(shí)鐘恢復(fù)電路。采用半速率線性鑒相器減小對(duì)系統(tǒng)速率的要求，而且除了具有鑒相功能外，還對(duì)數(shù)據(jù)再定時(shí)并實(shí)現(xiàn)1:2的分接，減輕了1：10分接器的設(shè)計(jì)；與非線性結(jié)構(gòu)相比，可以利用線性數(shù)學(xué)模型來優(yōu)化環(huán)路

3、參數(shù);并且壓控振蕩器上的控制電壓紋波較小，使輸出時(shí)鐘和數(shù)據(jù)的抖動(dòng)較小。在鑒相器的電路設(shè)計(jì)上采用源極耦合邏輯觸發(fā)器來達(dá)到高速率。壓控振蕩器采用三級(jí)環(huán)形結(jié)構(gòu)，使用正反饋加快輸出電平的切換速度來減小噪聲，使用雙延時(shí)環(huán)路使得PMOS的狀態(tài)提前變化，大大地提高了振蕩器的工作頻率。仿真結(jié)果顯示該壓控振蕩器具有較大的調(diào)節(jié)范圍使得各工藝角下都覆蓋所需頻率，而且相位噪聲較好。
　　 由時(shí)鐘恢復(fù)電路中的1:2分接結(jié)合兩個(gè)1:5分接器，可實(shí)現(xiàn)1:10

4、的分接功能，本文選用串行分接器結(jié)構(gòu)進(jìn)行1:5分接器的設(shè)計(jì)，考慮到其為時(shí)鐘電路的負(fù)載，為減小對(duì)時(shí)鐘電路工作速度的影響，通過比較幾種鎖存器的特點(diǎn)，采用E-TSPC作為觸發(fā)器單元，其中在五分頻設(shè)計(jì)中，將門電路嵌入觸發(fā)器內(nèi)以提高分頻器的工作速度。
　　 論文給出了10Gb/s速率的時(shí)鐘數(shù)據(jù)恢復(fù)與1:10分接器電路的電路設(shè)計(jì)、完整版圖設(shè)計(jì)和模擬前后仿結(jié)果。版圖面積1.25x0.975mm2。后仿結(jié)果顯示，在1.8V電源電壓下，整體電路的工