基于FPGA的千兆誤碼檢測(cè)儀設(shè)計(jì).pdf

1、隨著通信技術(shù)的發(fā)展，通信系統(tǒng)的通信速率在大幅提高，通信的方式和通信的介質(zhì)也在發(fā)生變化，傳統(tǒng)的電信號(hào)通信正逐步轉(zhuǎn)化成光信號(hào)通信，因此大部分的傳輸電纜也轉(zhuǎn)變成光纖，在通信設(shè)備和通信系統(tǒng)的性能測(cè)試、故障診斷中誤碼檢測(cè)儀是不可缺少的設(shè)備。由于傳統(tǒng)的低速率電信號(hào)誤碼檢測(cè)儀信號(hào)速率低、接口單一、不具備光接口，已經(jīng)不能滿足當(dāng)今光纖通信系統(tǒng)的誤碼檢測(cè)要求，本文針對(duì)光纖通信系統(tǒng)SDH/SONET(同步數(shù)字網(wǎng))的特點(diǎn)，設(shè)計(jì)了最高速率可達(dá)2488.320Mb

2、ps誤碼檢測(cè)儀，可以檢測(cè)電通信設(shè)備的誤碼性能，也可以檢測(cè)光通信設(shè)備的誤碼性能。
　　 本文分析了誤碼檢測(cè)儀的系統(tǒng)需求，提出了以XILINX的FPGA(型號(hào)為XC5VLX50T-1FFG1136)為核心硬件，上位機(jī)PC機(jī)軟件為輔助管理平臺(tái)的誤碼檢測(cè)儀設(shè)計(jì)方案。以FPGA為核心硬件克服了傳統(tǒng)誤碼檢測(cè)儀數(shù)字信號(hào)處理能力、系統(tǒng)擴(kuò)展和實(shí)時(shí)性上的不足，利用FPGA(現(xiàn)場(chǎng)可編程門陣列)的硬件可編程性，可以自行設(shè)計(jì)誤碼檢測(cè)軟核，使各功能模塊的功

3、能可以在邏輯門級(jí)的設(shè)計(jì)和改動(dòng)；利用常用的個(gè)人電腦的強(qiáng)大功能和豐富資源，設(shè)計(jì)人性化的人機(jī)界面，方面操作，而且很方便的管理和整理測(cè)試數(shù)據(jù)。
　　 本文分析了誤碼檢測(cè)原理和m序列誤碼檢測(cè)方法，詳細(xì)的介紹了串行m序列和并行m序列生成算法，根據(jù)算法用Verilog HDL語(yǔ)言自行設(shè)計(jì)了低速誤碼檢測(cè)IP核和高速誤碼檢測(cè)IP核，然后在FPGA上組建誤碼檢測(cè)儀片上系統(tǒng)，提高了系統(tǒng)的集成度，誤碼檢測(cè)片上系統(tǒng)能根據(jù)指令輸出多達(dá)9種誤碼檢測(cè)測(cè)試碼，使

4、誤碼檢測(cè)儀能夠適用多種誤碼測(cè)試標(biāo)準(zhǔn)。上位機(jī)界面軟件能夠根據(jù)誤碼檢測(cè)的需要，靈活的選取誤碼測(cè)試的碼型、誤碼測(cè)試的速率和誤碼檢測(cè)的接口；能夠記錄誤碼檢測(cè)系統(tǒng)的持續(xù)測(cè)試時(shí)間；能根據(jù)誤碼數(shù)自動(dòng)計(jì)算誤碼率。
　　 根據(jù)設(shè)計(jì)的論證結(jié)果可知：基于FPGA為核心、上位機(jī)界面軟件為輔的誤碼檢測(cè)儀增加了系統(tǒng)的集成度、擴(kuò)展了誤碼檢測(cè)儀的功能，經(jīng)過連續(xù)8個(gè)小時(shí)的誤碼性能測(cè)試，測(cè)試結(jié)果準(zhǔn)確無誤，因此，本次設(shè)計(jì)的誤碼檢測(cè)儀滿足當(dāng)今的SDH網(wǎng)絡(luò)設(shè)備的2488