流水線ADC的采樣保持電路及MDAC電路的研究.pdf

1、流水線模數(shù)轉換器(ADC)在功耗和芯片面積上有著良好的折衷，能同時兼顧速度和精度，因此流水線ADC是實現(xiàn)高速高精度模數(shù)轉換器最主要的結構，在數(shù)字通信、數(shù)據獲取和視頻處理等領域具有廣泛的應用。采樣保持(S/H, Sample-and-Hold)電路和MDAC(Multiplying Digital to Analog Converter)電路是流水線ADC的核心部分，其性能決定了流水線ADC的整體性能，所以研究S/H電路和MDAC電路對研

2、究高速高精度流水線ADC具有重要意義。論文設計實現(xiàn)了應用于12bit50MSPS流水線ADC的S/H電路和MDAC電路以及其他相關電路。
　　論文從S/H電路和MDAC電路的原理出發(fā)，首先分析了S/H電路和MDAC電路的結構、非理想因素和誤差來源；然后根據ADC對運算放大器(運放)的要求，確定運放的指標，并著重研究了運放的結構和電路設計，最終完成了主體運放、N型輔助運放、P型輔助運放、偏置電路和共模反饋電路等的運放相關電路設計，對

3、運放整體進行了仿真；然后進行了采樣保持電路、柵壓自舉開關電路、底極板采樣技術、非互補時鐘電路、比較器和Sub ADC電路的研究與設計，給出了每個電路模塊的仿真結果；接著重點介紹了首級2.5bit MDAC電路的設計，分析了首級MDAC電路的結構及工作原理，推導其輸出函數(shù)并對MDAC電路整體進行仿真；最終完成版圖的繪制，對版圖繪制過程中需要注意的問題進行了簡要的闡述，給出了主要電路的版圖實現(xiàn)，最后完成首級流水線電路的版圖繪制，并通過了DR

4、C、LVS驗證。
　　文中所設計的用于12位50MSPS流水線ADC的采樣保持電路和MDAC電路，采用中航(重慶)微電子CD035MVA0.5μm CMOS工藝，利用Cadence Spectre軟件對電路進行設計并仿真驗證，仿真結果為：運算放大器開環(huán)直流增益為90.86dB，單位增益帶寬為663.6MHz，相位裕度為58.65dB，電壓轉換速率分別為2437.6和705.5，采樣保持電路和MDAC電路在50MHz采樣頻率下正常工