小型化低相位噪聲取樣鎖相SIW振蕩器.pdf

1、現(xiàn)代雷達(dá)和導(dǎo)引系統(tǒng)要求發(fā)射信號具有低相位噪聲和高頻率穩(wěn)定度，這對本振信號源的技術(shù)指標(biāo)和小型化提出了極高要求。隨著晶體振蕩器技術(shù)的高速發(fā)展，現(xiàn)在我們很容易獲得頻率穩(wěn)定度極高、相位噪聲優(yōu)異、雜散電平良好的參考頻率源。但如何簡潔、高效、穩(wěn)定的利用這些參考源設(shè)計(jì)微波鎖相振蕩源則是微波電路設(shè)計(jì)中面臨的挑戰(zhàn)。
　　傳統(tǒng)鎖相源(PLL)通常采用數(shù)字鎖相環(huán)、倍頻鏈、取樣鎖相DRO等較成熟的電路形式來實(shí)現(xiàn)對參考源的跟蹤和擴(kuò)展。數(shù)字鎖相環(huán)電路簡化好集

2、成，但性能不夠好;倍頻鏈近端相噪好，但集成度低、底噪高;模擬取樣鎖相DRO能夠性能最好，但是由于DRO電路和取樣環(huán)路較復(fù)雜很難小型化。
　　本論文對傳統(tǒng)取樣方案進(jìn)行改進(jìn)，采用集成度更高的基片集成波導(dǎo)壓控振蕩器(SIWVCO)代替介質(zhì)壓控振蕩器(DRVCO)，并結(jié)合多層PCB工藝和MCM技術(shù)減小取樣環(huán)路尺寸。論文首先討論了SIWVCO設(shè)計(jì)原理和電路形式，采用電路模型仿真結(jié)合電磁場仿真的方案對SIWVCO電路進(jìn)行仿真和優(yōu)化，設(shè)計(jì)的SI