20MHCMOS工藝低功耗低相位噪聲石英晶體振蕩器設(shè)計(jì).pdf

1、本論文對(duì)晶體振蕩器的起振條件,自動(dòng)增益負(fù)反饋環(huán)路和相位噪聲進(jìn)行了深入的理論分析,并在此基礎(chǔ)上提出了高穩(wěn)定度,低相位噪聲和低功耗的電路設(shè)計(jì)指導(dǎo).在此基礎(chǔ)上,設(shè)計(jì)了一種特別適合于CMOS工藝集成電路實(shí)現(xiàn)的新型的采用自動(dòng)增益負(fù)反饋控制電路外穩(wěn)幅方法的低功耗低相位噪聲20MHz Colpitts結(jié)構(gòu)石英晶體振蕩器電路.它利用對(duì)工作溫度和電源電壓不敏感的帶隙基準(zhǔn)源和在集成電路中元件特性之間的匹配好的優(yōu)點(diǎn)產(chǎn)生一個(gè)不隨溫度,電源改變而且可以跟蹤工藝變

2、化的參考比較基準(zhǔn)電壓,從而可以在很寬的電源電壓范圍(2.7V-5V)和溫度范圍(-40℃-125℃)以及CMOS工藝參數(shù)變化的條件下提供幅度很穩(wěn)定的振蕩輸出信號(hào).因?yàn)檎袷幤鞯墓呐c振蕩輸出信號(hào)的幅度成正比,這也就同時(shí)實(shí)現(xiàn)了電路的低功耗設(shè)計(jì).在后端的版圖設(shè)計(jì)上提出了防止靜電放電擊穿,襯底耦合噪聲和CMOS鎖定效應(yīng)的特殊物理版圖措施.本設(shè)計(jì)采用的是新加坡特許半導(dǎo)體制造公司的N-well雙層金屬雙層多晶0.5um-CMOS工藝短溝道模型,在理

3、論分析的基礎(chǔ)上初步計(jì)算確定電路參數(shù)的大概范圍,最后通過大量的計(jì)算機(jī)仿真來進(jìn)一步確定精確的電路參數(shù).理論分析的工具是MATLAB,電路的計(jì)算機(jī)仿真工具Cadence的Spectral,ADS(Advanced Design System)以及版圖設(shè)計(jì)工具Cadence的Virtuos(DIVA)).設(shè)計(jì)的晶體振蕩器作為深圳美芯集成電路設(shè)計(jì)公司的800MHz雙頻率綜合器(鎖相環(huán))芯片MCD8825B的時(shí)鐘基準(zhǔn)源產(chǎn)生模塊.該芯片已經(jīng)在新加坡特