基于Zynq的LS-SVM算法加速器設(shè)計(jì).pdf

1、最小二乘支持向量機(jī)LS-SVM（Least SquaresSupport Vector Mechine）憑借訓(xùn)練效率高、泛化能力強(qiáng)等優(yōu)勢(shì)被廣泛應(yīng)用于復(fù)雜系統(tǒng)的在線或?qū)崟r(shí)健康管理，而在線、實(shí)時(shí)的系統(tǒng)健康管理平臺(tái)對(duì)計(jì)算性能、功耗、體積和重量上都存在嚴(yán)格的約束，因此，往往依托于嵌入式計(jì)算平臺(tái)實(shí)現(xiàn)。由于LS-SVM算法的計(jì)算復(fù)雜度高，對(duì)計(jì)算資源要求也較高，采用傳統(tǒng)的基于FPGA的可重構(gòu)計(jì)算編程實(shí)現(xiàn)復(fù)雜，且對(duì)計(jì)算任務(wù)調(diào)度不靈活，然而近年來，逐漸發(fā)

2、展的異構(gòu)SoC憑借并行化、可定制、低功耗的優(yōu)勢(shì)，為復(fù)雜系統(tǒng)的在線實(shí)時(shí)健康管理提供了嶄新的解決思路。
　　本文基于Xilinx公司最新的Zynq系列SoC，實(shí)現(xiàn)LS-SVM算法的嵌入式計(jì)算加速器設(shè)計(jì)，力圖解決嵌入式SoC中處理器系統(tǒng)PS（Processing System）和可編程邏輯PL（Programmable Logic）的協(xié)同設(shè)計(jì)問題，以及基于高層次綜合（High Level Synthesis，HLS）開發(fā)方式的PL固件邏

3、輯快速設(shè)計(jì)、仿真和驗(yàn)證問題，為以LS-SVM為代表的機(jī)器學(xué)習(xí)算法的在線或?qū)崟r(shí)健康管理應(yīng)用提供可行的解決方案，也為復(fù)雜算法的嵌入式高性能計(jì)算提供設(shè)計(jì)參考。
　　首先，本文開展LS-SVM算法加速器的結(jié)構(gòu)設(shè)計(jì)。根據(jù)LS-SVM算法的特點(diǎn)和異構(gòu)SoC中軟硬件的處理特性，對(duì)計(jì)算任務(wù)進(jìn)行合理的軟硬件劃分，確定PS和PL兩部分的功能。進(jìn)而，通過構(gòu)建具有快速數(shù)據(jù)傳輸機(jī)制的片上系統(tǒng)，實(shí)現(xiàn)異構(gòu)平臺(tái)下PS和PL之間的快速數(shù)據(jù)訪存。另外，針對(duì)整個(gè)算法的

4、任務(wù)調(diào)度，進(jìn)行了片上系統(tǒng)的控制流程設(shè)計(jì)，實(shí)現(xiàn)基于異構(gòu)SoC的流水計(jì)算。
　　其次，在結(jié)構(gòu)設(shè)計(jì)基礎(chǔ)上，開展算法加速器的數(shù)據(jù)通路和控制程序設(shè)計(jì)。根據(jù)軟硬件劃分結(jié)果，將算法中的核函數(shù)計(jì)算和線性方程組求解分別予以實(shí)現(xiàn)。針對(duì)核函數(shù)計(jì)算模塊，在PS部分進(jìn)行了軟件控制程序設(shè)計(jì)；而對(duì)于計(jì)算復(fù)雜度最高的線性方程組求解模塊，選取喬里斯基分解（Cholesky decomposition）方法進(jìn)行求解，并基于HLS開發(fā)方式進(jìn)行數(shù)據(jù)通路設(shè)計(jì)，進(jìn)而通過選擇

5、循環(huán)展開、循環(huán)流水等優(yōu)化指令實(shí)現(xiàn)基于HLS的優(yōu)化方案設(shè)計(jì)。
　　最后，為了驗(yàn)證本課題設(shè)計(jì)的合理性和有效性，將設(shè)計(jì)的LS-SVM算法加速器應(yīng)用到系統(tǒng)健康管理中重點(diǎn)關(guān)注的時(shí)間序列預(yù)測(cè)問題，并與PC平臺(tái)、ARM處理器以及Virtex-5可重構(gòu)計(jì)算平臺(tái)，在計(jì)算效率、計(jì)算誤差、資源消耗、功耗以及開發(fā)周期等方面進(jìn)行了比較。最終實(shí)驗(yàn)表明，本文基于異構(gòu) SoC的LS-SVM算法加速器能夠?yàn)榍度胧礁咝阅苡?jì)算應(yīng)用提供一種良好的解決方案，同時(shí)，為基于H