基于TDDB效應(yīng)的年齡傳感器技術(shù)研究.pdf

1、隨著集成電路制造工藝技術(shù)的不斷進(jìn)步，器件尺寸快速縮小，電源電壓持續(xù)降低，電路的集成度大大提高，可由此帶來的集成電路老化問題變得日益嚴(yán)重。當(dāng)集成電路的特征尺寸低于90nm時(shí)，柵氧化層內(nèi)的電場強(qiáng)度急劇增大，與時(shí)間相關(guān)的柵介質(zhì)擊穿（TDDB，Time Dependant Dielectric Breakdown）效應(yīng)已經(jīng)成為集成電路芯片的主要老化原因。集成電路行業(yè)更新?lián)Q代很快，電路老化后的芯片性能變差最終會被淘汰，然而這些舊芯片報(bào)廢后未被銷毀

2、并重新進(jìn)入市場。據(jù)報(bào)道，市場中的假冒IC芯片數(shù)量不斷上漲，甚至呈指數(shù)增加。由于現(xiàn)今的研究技術(shù)還不夠完善且不適宜用戶使用，這些假冒芯片不易被檢測。本文據(jù)此希望研發(fā)一種可以檢測芯片使用年齡的片上傳感器技術(shù)，用于監(jiān)測芯片的使用時(shí)間，甄別回收芯片。
　　本研究主要內(nèi)容包括：⑴對柵氧氧化層的擊穿機(jī)理和幾種主要的TDDB模型進(jìn)行詳細(xì)的分析。采用恒定電壓法，針對TSMC0.18μm工藝，對寬長比0.22/0.18，柵氧化層厚度為3.56nm的N

3、MOSFET分別進(jìn)行溫度和電壓應(yīng)力加速實(shí)驗(yàn)，測試其相應(yīng)的擊穿時(shí)間。利用不同應(yīng)力下的樣品擊穿時(shí)間得到相應(yīng)的柵氧化層累積失效分布圖和特征壽命，并完成V模型中各參數(shù)的提取與驗(yàn)證工作。⑵學(xué)習(xí)研究年齡傳感器的相關(guān)概念與研究成果，利用電路老化的TDDB效應(yīng)，提出一種新型的基于冗余預(yù)兆單元的年齡傳感器結(jié)構(gòu)。該傳感器包含應(yīng)力電壓生成電路、待測單元電路和微電流轉(zhuǎn)換電路。相較于以往的年齡傳感器設(shè)計(jì)，本文提出的傳感器無需設(shè)置參考電路，只需通過對冗余待測單元（

4、DUT）的TDDB擊穿監(jiān)測，利用NMOSFET的TDDB壽命模型計(jì)算出芯片的使用年齡，消除了參考電路帶來的不準(zhǔn)確性，因此壽命計(jì)算具有更高的準(zhǔn)確性。⑶設(shè)計(jì)所提傳感器結(jié)構(gòu)中的各模塊電路，并利用Cadence Virtuoso仿真工具對電路進(jìn)行仿真。結(jié)果表明，DUT中處于應(yīng)力條件下的NMOSFET未發(fā)生TDDB擊穿前，電路輸出信號為低電平；發(fā)生TDDB擊穿瞬間，電路監(jiān)測到電流變化，輸出信號變?yōu)楦唠娖?，?shí)現(xiàn)了所提年齡傳器中對電路模塊的功能要求。