基于FPGA的低開銷ROPUF研究與設(shè)計(jì).pdf

1、現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)電路具有高速并行的數(shù)據(jù)處理功能、低功耗以及可重復(fù)編程等特點(diǎn)，被大量應(yīng)用于汽車電子、消費(fèi)產(chǎn)品、醫(yī)療設(shè)備等領(lǐng)域。隨著FPGA的廣泛應(yīng)用，伴隨著FPGA的信息安全和硬件安全問題越來越突出，如知識產(chǎn)權(quán)（Intellectual property，IP核）核的非授權(quán)使用、密鑰的安全存儲和硬件木馬等。物理不可克隆函數(shù)(Physical Unclonable Fu

2、nction，PUF)通過利用芯片固有的制造偏差，能夠產(chǎn)生唯一隨機(jī)的響應(yīng)序列，有效地支持上述硬件安全問題的解決。
　　本文設(shè)計(jì)了一種基于Xilinx6系列FPGA的一種低開銷環(huán)形振蕩器(Ring Oscillator，RO)PUF。在Xilinx6系列的FPGA中，查找表(Look Up Table，LUT)具有六輸入和雙輸出，且每個(gè)六輸入雙輸出的LUT由兩個(gè)五輸入單輸出的LUT和一個(gè)選擇器組成。通過在每個(gè)五輸入單輸出LUT內(nèi)實(shí)現(xiàn)

3、一個(gè)選擇器和一個(gè)反相器，然后將LUT級連，在同一CLB內(nèi)形成兩個(gè)RO。通過控制端配置所有RO，使每個(gè)RO內(nèi)形成兩條有效的環(huán)形通路。再依次使能相鄰兩個(gè)RO，計(jì)算它們的頻率差，得到PUF的響應(yīng)序列。
　　通過在Xilinx Spartan6系列的FPGA開發(fā)板上對本文所提出的ROPUF進(jìn)行實(shí)驗(yàn)并統(tǒng)計(jì)16組RO PUF的響應(yīng)序列數(shù)據(jù)，結(jié)果表明，本文所設(shè)計(jì)的基于FPGA的低開銷RO PUF可行，具有硬件開銷低的特點(diǎn)，且具有較強(qiáng)的隨機(jī)性和良