虛擬數字元件庫設計關鍵技術研究.pdf_第1頁
已閱讀1頁,還剩47頁未讀 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、在數字電路等信息技術類學科的專業(yè)必修課教學中,實驗是不可或缺的重要教學內容,它可以強化學生理解基礎知識能力和應用技能的培養(yǎng)。由于虛擬實驗平臺(Virtual Experiment Platform,VEP)能夠解決傳統(tǒng)驗室在投入成本、設備和元器件的更新速度、時間和地點的局限性等諸多方面的問題,所以VEP日益成為高校實驗室建設的主要備擇方案之一。
  無論是基于MultiSim等仿真軟件的數字電路 VEP,或者基于面向對象等編程技術

2、的元件、電路模型和元件庫的設計方案自主研發(fā)的VEP,還是基于硬件描述語言(Very-High-Speed Integrated Circuit Hardware Description Language,VHDL)來開發(fā)的VEP,都還存在諸如軟件版權限制、學習成本高等問題,既不利于將實驗教學融入到理論課堂教學之中,也無法給學生提供更加有效的自主學習和技能訓練的實驗環(huán)境。尤其是這些平臺間元件、電路模型存在著封閉性和差異性,也導致無法實現平

3、臺間元件和元件庫的共享。
  作為VEP最為核心的基礎設施之一,虛擬元件庫(Virtual Component Library,VCL)是否易于添加元件,至關VEP的易用性,而VCL的設計關鍵技術在于虛擬數字元件(Virtual Digital Component,VDC)模型的設計。因此,針對虛擬數字電路實驗教學平臺的需求,本文:(1)將數字邏輯芯片分為組合邏輯芯片和帶控制的組合邏輯芯片兩大類,通過分析這些元件的靜態(tài)結構屬性和功

4、能特性,對它們進行抽象和形式化描述,定義具有一致性的VDC模型;(2)采用基于時間自動機的模型驗證方法,建立了VDC模型到時間自動機的轉換模式,并利用模型驗證工具UPPAAL對轉換后的模型進行模擬和驗證,等價證明了原VDC模型的設計能夠滿足可達性、無死鎖等需求;(3)基于Qt的信號傳遞、QMVC和GraphicsView等,設計元件模型及模型與其封裝形式的映射機制,實現了可視化的數字芯片元件,并構建了一個試驗性的VEP,完成了實驗電路的

5、可視化搭建及其工作過程的可視化演示。
  本文所設計的一致性VDC模型,能夠簡化VCL的設計和實現,也可以有效提高VEP的易用性和可移植性,用戶無需具有較強的編程能力,就可通過簡單的屬性配置,生成新的虛擬元件,并對數字實驗電路進行組裝?;谠揤CL所設計的VEP有著易于操作,學習成本也不高等優(yōu)勢。而且,作為一個輕量級的VEP,既可以直接在數字邏輯等課程理論教學的課堂中作為展示使用,也能輔助學生進行自主實驗,增強學生們的實踐和創(chuàng)新能

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論