存儲(chǔ)器測試算法研究與應(yīng)用實(shí)現(xiàn).pdf

1、隨著集成電路技術(shù)的發(fā)展，存儲(chǔ)器在集成電路產(chǎn)品中的地位變得越來越重要。由于存儲(chǔ)器芯片的容量變得越來越大，集成度也越來越高，存儲(chǔ)器內(nèi)部的晶體管以及其他部件之間變得越來越密集，使得存儲(chǔ)器芯片發(fā)生各種各樣的物理故障或者缺陷的概率大大提高，尤其在低電壓下，存儲(chǔ)器芯片發(fā)生故障更為明顯。因此，研究一種快速檢測存儲(chǔ)器故障的測試方法尤其重要。
　　本文以存儲(chǔ)器測試算法、算法驗(yàn)證以及算法應(yīng)用實(shí)現(xiàn)為研究核心，主要研究內(nèi)容如下:
　　(1)分析存儲(chǔ)

2、器常見故障發(fā)生的原因以及原理，根據(jù)故障原理分析故障原語，確定敏化操作序列，根據(jù)敏化操作序列給出測試故障的March測試元素,整合優(yōu)化March測試元素，提出新的測試算法。本文算法覆蓋常見的存儲(chǔ)器故障以外，降低了算法復(fù)雜度，提升了測試存儲(chǔ)器的測試速度，和March SS算法相比節(jié)省測試時(shí)間約11.5％。
　　(2)根據(jù)存儲(chǔ)器故障發(fā)生的原因及故障描述，設(shè)計(jì)存儲(chǔ)器故障模擬驗(yàn)證系統(tǒng)，然后通過故障模擬系統(tǒng)來檢驗(yàn)新的測試算法是否覆蓋了存儲(chǔ)器的

3、常見故障（固定故障、轉(zhuǎn)換故障、耦合故障、地址故障、干擾故障、固定開路故障等等）。
　　(3)本文通過設(shè)計(jì)存儲(chǔ)器內(nèi)建自測試電路系統(tǒng)實(shí)現(xiàn)算法的功能，并且完成了各個(gè)子模塊電路的設(shè)計(jì)和功能仿真。運(yùn)用SMIC40nm制造工藝完成了整個(gè)電路的前端設(shè)計(jì)和后端版圖的設(shè)計(jì)，最終整個(gè)電路的后端仿真最高頻率達(dá)到500MHZ，版圖面積為229.9um×243.6um。
　　本文最終實(shí)現(xiàn)了一種能夠快速檢測存儲(chǔ)器普遍存在的故障的測試算法-March F