LTE CMOS射頻功率放大器的研究與設(shè)計(jì).pdf

1、市場(chǎng)的競(jìng)爭(zhēng)使得硬件設(shè)備的利潤(rùn)不斷下降，芯片開發(fā)商不得不尋求更加廉價(jià)的芯片方案以迎合市場(chǎng)要求，III-V族半導(dǎo)體（如GaAs）在單片微波電路（MMIC）的統(tǒng)治地位開始動(dòng)搖。硅（Si）工藝憑借著集成密度高、兼容性強(qiáng)、不斷提高的頻率性能和價(jià)格廉價(jià)等優(yōu)勢(shì)逐漸滲入射頻前端的重要集成模塊中。現(xiàn)代半導(dǎo)體的新技術(shù)，如保護(hù)環(huán)和淺溝槽隔離技術(shù)，不僅提高了體硅襯底隔離能力，也降低了無源器件的射頻損耗。得益于現(xiàn)代半導(dǎo)體技術(shù)的不斷發(fā)展，體硅CMOS器件的高頻增益

2、不斷提升并已經(jīng)可以滿足一些對(duì)噪聲、功率和效率等性能要求非常嚴(yán)格的場(chǎng)合。然而，體硅CMOS器件的這些優(yōu)點(diǎn)都是以降低了器件擊穿電壓、減弱了器件之間的隔離和增加了襯底損耗為代價(jià)。
　　本論文主要內(nèi)容在于采用IBM公司的180nm SOI CMOS工藝設(shè)計(jì)應(yīng)用于2.35 GHz LTE發(fā)射機(jī)的高線性射頻功率放大器（PA）以滿足LTE制式下具有挑戰(zhàn)性的線性和效率要求。為了克服上面所提及的CMOS工藝因工藝技術(shù)迭代換來的缺點(diǎn)，提出了一種兩級(jí)堆

3、疊結(jié)構(gòu)的功率放大器結(jié)構(gòu)，同時(shí)為了改善SOIPA的線性度和效率，設(shè)計(jì)了一款融合了諧波抑制的F類輸出匹配電路。另外，為了克服SOI工藝散熱的問題，特針對(duì)高功率應(yīng)用提出了一種偽差分堆疊結(jié)構(gòu)的FET功率放大器結(jié)構(gòu)。
　　該兩級(jí)結(jié)構(gòu)的F類功率放大器由驅(qū)動(dòng)級(jí)和功率級(jí)級(jí)聯(lián)組成。驅(qū)動(dòng)級(jí)采用三個(gè)管子堆疊的方式，而為了增大輸出功率和降低輸出匹配網(wǎng)絡(luò)的設(shè)計(jì)難度，功率級(jí)則采用四個(gè)管子堆疊的結(jié)構(gòu)。FET堆疊結(jié)構(gòu)主要是通過將晶體管串聯(lián)起來從而達(dá)到分壓的作用，