915MHz CMOS射頻收發(fā)機之功率放大器設(shè)計.pdf

1、隨著無線通信技術(shù)的發(fā)展，對無線通信設(shè)備的性能提出了更高的要求，要在單片集成電路上實現(xiàn)接收、發(fā)射和基帶信號處理功能，這能夠很大程度上降低成本、功耗和體積。目前實現(xiàn)數(shù)字信號處理的集成電路絕大部分都是采用CMOS工藝制造的，而要實現(xiàn)射頻模擬功能的集成電路大都是使用GeSi和GaAs工藝。GeSi和GaAs工藝雖然在高頻和噪聲方面的性能非常好，但是GeSi和GaAs工藝都面臨著不能與數(shù)字CMOS工藝兼容，成本高，無法實現(xiàn)單片通信系統(tǒng)集成。CMO

2、S集成技術(shù)具有高功能和高集成度，且CMOS射頻工藝能夠很好的和目前主流的數(shù)字工藝兼容，容易實現(xiàn)單片集成通信系統(tǒng)，大大降低成本。因此CMOS射頻集成電路是目前研究最熱門的方向之一。
　　本文介紹了幾種常用的射頻接收機和發(fā)射機結(jié)構(gòu)原理，并分析其優(yōu)缺點，利用ADS的鏈路預(yù)算工具Budget分別對接收機和發(fā)射機的整體指標和模塊指標進行預(yù)算仿真驗證。本文主要研究射頻功率放大器，詳細闡述射頻功率放大器功能、指標和結(jié)構(gòu)類型，通過采用改變射頻功率

3、放大器晶體管尺寸方案實現(xiàn)功率增益可調(diào)，并根據(jù)射頻功率放大器的理論詳細闡明CMOS射頻功率放大器設(shè)計方法和步驟以及其偏置電路設(shè)計。本文針對器件模型進行適當(dāng)?shù)男薷模袮DS仿真工具整合到Cadence中，同時利用ADS和Cadence設(shè)計工具完成仿真驗證。最后介紹CMOS射頻功率放大器版圖設(shè)計中常用的技術(shù)和常見的問題，并完成版圖布局和繪制工作。
　　本文設(shè)計的915MHz CMOS射頻功率放大器是在SMIC0.13μm RF CMO

4、S工藝下實現(xiàn)，版圖面積為:790.76×828.555(μm2)，利用calibre進行寄生參數(shù)提取并在spetre中進行后仿驗證，3.3V的電源供電電壓，其功率附加效率(PAE)達到36.7％，1dB壓縮輸出功率和輸入功率分別為11.52dBm和507.716mdBm，1dB壓縮點附近基波分量和二次諧波分量功率之差為20.26dB，輸出三階交調(diào)為23.0108dB，功率增益從1.65dB到12.01dB之間實現(xiàn)8個檔位可調(diào)。達到了設(shè)計