應(yīng)用于高速串行通信的部分響應(yīng)均衡技術(shù)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著信息化時(shí)代的快速發(fā)展，人們對(duì)通信系統(tǒng)的帶寬要求日益增加，作為減少碼間干擾的主要措施，均衡技術(shù)得到了廣泛的應(yīng)用。其中，部分響應(yīng)均衡技術(shù)因其可以有效實(shí)現(xiàn)更高速率串行通信，而越來(lái)越成為國(guó)內(nèi)外的研究的熱點(diǎn)。
　　本文基于CMOS0.18μm工藝設(shè)計(jì)實(shí)現(xiàn)了應(yīng)用于10Gb/s高速串行通信中的部分響應(yīng)均衡器。該均衡器采用兩路過(guò)采樣結(jié)構(gòu)并結(jié)合信道固有的頻率衰減特性，在接收端得到了雙二進(jìn)制信號(hào)，從而減小了高速串行通信中的帶寬需求。為了進(jìn)一步增強(qiáng)

2、部分響應(yīng)均衡器的性能，采用了高頻峰化技術(shù)以及負(fù)載電阻和源極電容校準(zhǔn)技術(shù)，以應(yīng)對(duì)由于工藝角變化帶來(lái)的延時(shí)偏差的影響。包括焊盤(pán)在內(nèi)的芯片面積為0.835×0.715mm2，在1.8V電源電壓下的功耗為224mW。后仿結(jié)果表明，本文設(shè)計(jì)的均衡器能夠有效工作在10Gb/s速率下，并且獲得超過(guò)70％的眼圖張開(kāi)度。本文設(shè)計(jì)的均衡器已經(jīng)流片并進(jìn)行了測(cè)試。
　　為了實(shí)現(xiàn)整個(gè)通信鏈路的設(shè)計(jì)，本文還研究了雙二進(jìn)制均衡的預(yù)編碼以及解碼器結(jié)構(gòu)，并完成了高