版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、數(shù)字邏輯電路既可以采用基于“AND/OR/NOT”運(yùn)算的傳統(tǒng)布爾(Traditional Boolean,TB)邏輯來實(shí)現(xiàn),也可以采用基于“AND/XOR”運(yùn)算的Reed-Muller(RM)邏輯來實(shí)現(xiàn)。事實(shí)上,大多數(shù)電路本身就是 TB邏輯和 RM邏輯混合體,即大多數(shù)邏輯函數(shù)在 TB/RM雙邏輯下實(shí)現(xiàn)會(huì)獲得更好的結(jié)果。然而,目前幾乎所有的EDA工具均基于 TB邏輯發(fā)展而來,這意味著利用現(xiàn)有的EDA工具,不能保證最大程度的優(yōu)化。因此,發(fā)展
2、基于雙邏輯的綜合和優(yōu)化方法可彌補(bǔ)現(xiàn)有方法的不足。
目前,對(duì)雙邏輯綜合的理論和方法的研究仍處于起步階段。二元決策圖(Binary Decision Diagram,BDD)是一種能夠高效表達(dá)邏輯函數(shù)的方法。由于其結(jié)構(gòu)簡潔,表示直觀,并且與電路一一對(duì)應(yīng)的特點(diǎn),被學(xué)術(shù)界和工業(yè)界廣泛應(yīng)用于解決優(yōu)化問題。本文提出了基于 BDD實(shí)現(xiàn)的門級(jí)圖形表示方法 AXIG以及其在雙邏輯綜合中的應(yīng)用,并提出了一種基于 AXIG的雙邏輯面積最小化方法:<
3、br> (1) AXIG及其在雙邏輯中的應(yīng)用:針對(duì)現(xiàn)有基于 BDD的雙邏輯探測和劃分方法的缺陷,在 ROBDD的基礎(chǔ)上,提出了一種雙邏輯門級(jí)圖形表示方法AXIG(AND/XOR/INV Graph),實(shí)現(xiàn)了雙邏輯在同一數(shù)據(jù)結(jié)構(gòu)下的表示。首先從邏輯函數(shù)的ROBDD形式出發(fā),根據(jù) BDD的結(jié)構(gòu)特點(diǎn)對(duì) ROBDD進(jìn)行基于代數(shù)分解和布爾分解的切割,通過迭代切割過程將 ROBDD分解為單變量的形式,進(jìn)而得到邏輯函數(shù)的AXIG表示形式。相較其他邏
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于BDD的雙邏輯功耗優(yōu)化技術(shù).pdf
- Reed-Muller邏輯面積優(yōu)化研究.pdf
- 雙面大面積BDD電極制備CVD設(shè)備的關(guān)鍵技術(shù)研究.pdf
- 基于Local ROBDD和面積延遲優(yōu)化的技術(shù)映射算法.pdf
- 基于符號(hào)BDD技術(shù)的路由查找算法的研究及FPGA實(shí)現(xiàn).pdf
- 面向雙邏輯的低功耗單元庫技術(shù).pdf
- 基于雙邏輯映射技術(shù)的低漏功耗標(biāo)準(zhǔn)單元包設(shè)計(jì).pdf
- 基于FPGA的邏輯分析技術(shù).pdf
- 基于BDD的電網(wǎng)可靠性分析.pdf
- 無引用計(jì)數(shù)域BDD包的實(shí)現(xiàn)及其優(yōu)化.pdf
- 基于模糊邏輯技術(shù)的平面輪廓數(shù)控銑削加工進(jìn)給速度優(yōu)化.pdf
- 基于靜態(tài)邏輯蘊(yùn)涵的組合電路功耗優(yōu)化.pdf
- 基于BDD和SAT的形式驗(yàn)證方法的研究.pdf
- 描述邏輯推理優(yōu)化技術(shù)研究.pdf
- 基于通用雙核DSP的視頻編碼技術(shù)的研究與優(yōu)化.pdf
- 基于BDD的網(wǎng)絡(luò)可靠性分析方法研究.pdf
- 基于流場分析技術(shù)的雙吸泵性能優(yōu)化研究.pdf
- 基于邏輯ATE的雙界面CPU卡測試研究和開發(fā).pdf
- 基于短路關(guān)鍵面積的版圖優(yōu)化方法研究.pdf
- 基于FPGA的固態(tài)盤陣列控制邏輯優(yōu)化設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論