xilinx內(nèi)嵌快存儲(chǔ)器的使用

1、1 / 5Xilinx公司提供了大量的存儲(chǔ)器資源，包括了內(nèi)嵌的塊存儲(chǔ)器、分布式存儲(chǔ)器以及16位的移位寄存器.利用這些資源可以生成深度、位寬可配置的RAM、 ROＭ、FIFＯ以及移位寄存器等存儲(chǔ)邏輯。其中,塊存儲(chǔ)器是硬件存儲(chǔ)器,不占用任何邏輯資源，其余兩類(lèi)都是Xilinx專(zhuān)有的存儲(chǔ)結(jié)構(gòu),由FPGA芯片的查找表和觸發(fā)器資源構(gòu)建的,每個(gè)查找表可構(gòu)成1６ 1位的分布式存儲(chǔ)器或移位寄存器。一般來(lái)講，塊存儲(chǔ)器是寶貴的資源,通常用于大數(shù)據(jù)量的應(yīng)用場(chǎng)合

2、，而其余兩類(lèi)用于小數(shù)據(jù)量環(huán)境。１.塊存儲(chǔ)器的組成和功能介紹在Xilｉｎｘ FPGA中，塊ＲAM是按照列來(lái)排列的,這樣保證了每個(gè)CＬB單元周?chē)加斜容^接近的塊RＡM用于存儲(chǔ)和交換數(shù)據(jù)。與塊RAＭ接近的是硬核乘加單元，這樣不僅有利于提高乘法的運(yùn)算速度,還能形成微處理器的雛形，在數(shù)字信號(hào)處理領(lǐng)域非常實(shí)用.例如,在Spartan 3E系列芯片中，塊RAM分布于整個(gè)芯片的邊緣，其外部一般有兩列CLＢ，如圖4—120所示，可直接對(duì)輸入數(shù)據(jù)進(jìn)行大規(guī)模

3、緩存以及數(shù)據(jù)同步操作，便于實(shí)現(xiàn)各種邏輯操作。圖4-1２0 Sｐartaｎ3Ｅ系統(tǒng)芯片中塊RＡM的分布圖塊RAM幾乎是ＦＰGA器件中除了邏輯資源之外用得最多的功能塊，Xilｉnx的主流 ＦＰGＡ芯片內(nèi)部都集成了數(shù)量不等的塊RAM硬核資源，速度可以達(dá)到數(shù)百兆赫茲，不會(huì)占用額外的CLＢ資源,而且可以在IＳE環(huán)境的IP核生成器中靈活地對(duì)RAM進(jìn)行配置，構(gòu)成單端口RAM、簡(jiǎn)單雙口ＲAＭ、真正雙口RＡＭ、ROM（在RＡM中存入初值）和ＦIＦO等應(yīng)用

4、模式,如圖４—１2１所示.同時(shí),還可以將多個(gè)塊RＡＭ通過(guò)同步端口連接起來(lái)構(gòu)成容量更大的塊RＡM。圖4－12１ 塊RＡＭ組合操作示意圖1)單端口RAM模式單端口ＲAＭ的模型如圖4－12２所示，只有一個(gè)時(shí)鐘源CLK,WE為寫(xiě)使能信號(hào)，EＮ為單口ＲAM使能信號(hào)，SSR為清零信號(hào)，ADＤR為地址信號(hào)，DI和DＯ分別為寫(xiě)入和讀出數(shù)據(jù)信號(hào)。3 / 5圖4—１２４ Xilｉnx真正雙端口塊RAM的示意模型真正雙端口RAM模式在很多應(yīng)用中可以增加存儲(chǔ)帶

5、寬。例如,在包含嵌入式處理器MiroBlazｅ和DMA控制器系統(tǒng)中，采用真正雙端口RAM模式會(huì)很方便；相反，如果在這樣的一個(gè)系統(tǒng)中，采用簡(jiǎn)單雙端口RAM模式,當(dāng)處理器和DＭA控制器同時(shí)訪(fǎng)問(wèn)RAM時(shí)，就會(huì)出現(xiàn)問(wèn)題。真正雙端口RＡM模式支持處理器和DMA控制器同時(shí)訪(fǎng)問(wèn),這個(gè)特性避免了采用仲裁的麻煩,同時(shí)極大地提高了系統(tǒng)的帶寬。一般來(lái)講，在單個(gè)塊RAＭ實(shí)現(xiàn)的真正雙端口RAM模式中,能達(dá)到的最寬數(shù)據(jù)位為３6比特＊5１２，但可以采用級(jí)聯(lián)多個(gè)塊RＡ

6、M的方式實(shí)現(xiàn)更寬數(shù)據(jù)位的雙端口RＡM.當(dāng)兩個(gè)端口同時(shí)向同一個(gè)地址單元寫(xiě)入數(shù)據(jù)時(shí)，寫(xiě)沖突將會(huì)發(fā)生，這樣存入該地址單元的信息將是未知的。要實(shí)現(xiàn)有效地向同一個(gè)地址單元寫(xiě)入數(shù)據(jù),A 端口和Ｂ端口時(shí)鐘上升沿的到來(lái)之間必須滿(mǎn)足一個(gè)最小寫(xiě)周期時(shí)間間隔.因?yàn)樵趯?xiě)時(shí)鐘的下降沿，數(shù)據(jù)被寫(xiě)入塊RＡM中,所以A端口時(shí)鐘的上升沿要比B端口時(shí)鐘的上升沿晚到來(lái)１/2個(gè)最小寫(xiě)時(shí)鐘周期,如果不滿(mǎn)足這個(gè)時(shí)間要求，則存入此地址單元的數(shù)據(jù)無(wú)效。4）ROM模式塊RAM還可以配置

7、成ROM，可以使用存儲(chǔ)器初始化文件（。coe）對(duì)ＲOＭ進(jìn)行初始化，在上電后使其內(nèi)部的內(nèi)容保持不變,即實(shí)現(xiàn)了ROＭ功能。5)FIFO模式FIFO即先入先出，其模型如圖4－125所示。在ＦIＦＯ具體實(shí)現(xiàn)時(shí)，數(shù)據(jù)存儲(chǔ)的部分是采用簡(jiǎn)單雙端口模式操作的,一個(gè)端口只寫(xiě)數(shù)據(jù)而另一個(gè)端口只讀數(shù)據(jù),另外在RＡM(塊RAM和分布式ＲＡＭ）周?chē)右恍┛刂齐娐穪?lái)輸出指示信息。ＦＩFＯ最重要的特征是具備“滿(mǎn)（FULＬ)“和“空（EMPTY)”的指示信號(hào)，當(dāng)FUＬ