版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、沈陽航空航天大學課 程 設(shè) 計 報 告課程設(shè)計名稱:計算機組成原理課程設(shè)計 計算機組成原理課程設(shè)計課程設(shè)計題目:4PPM 4PPM 碼編碼器設(shè)計與實現(xiàn) 碼編碼器設(shè)計與實現(xiàn)院(系):計算機學院專 業(yè):網(wǎng)絡(luò)工程班 級:84010201學 號:姓 名: 指導(dǎo)教師:完成日期:2011年01月14日第 1 章 總體設(shè)計方案-0-第 1 章 總體設(shè)計方案1.1 設(shè)計原理 設(shè)計原理4PPM 脈沖位置調(diào)制通信技術(shù)作為
2、一種新興的通信技術(shù),具有編碼簡單、能量傳輸效率高的優(yōu)點。它的原理是被編碼的二進制數(shù)據(jù)流每兩位組合成一個數(shù)據(jù)碼元組(DBP) ,其占用時間 Dt=500ns,再將該數(shù)據(jù)碼元組(DBP)分為 4 個125ns 的時隙(chip) ,根據(jù)碼元組的狀態(tài),在不同的時隙放置單脈沖。由于4PPM 通信依賴信號光脈沖在時間上的位置傳輸信息,所以解調(diào)時先保證收發(fā)雙方時隙同步、幀同步,然后根據(jù)脈沖在 500ns 周期中的位置解調(diào)出發(fā)送數(shù)據(jù)。其編碼過程的輸入
3、、輸出數(shù)據(jù)的對應(yīng)關(guān)系可用表 1.1 作簡要概括:表1 表1.1輸入碼元 輸出碼元0 0 1 0 0 00 1 0 1 0 01 0 0 0 1 01 1 0 0 0 1要求串行輸入輸出,所以對信息設(shè)計編碼需要先將其分組,進行串并轉(zhuǎn)換后將其編碼再轉(zhuǎn)換輸出。1.2 設(shè)計思路 設(shè)計思路既然 4PPM 碼編碼是根據(jù)脈沖在一個碼元組周期中的位置來進行編碼的,則可以將一個碼元組周期中的兩個時隙進行分別標記,例如用 0,1 分別來代表碼元組的
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 組成原理課程設(shè)計報告_-4ppm碼解碼器設(shè)計與實現(xiàn)
- LDPC碼編碼器FPGA實現(xiàn)研究.pdf
- 可配置LDPC碼編碼器的FPGA設(shè)計與實現(xiàn).pdf
- 基于SOPC的POCSAG碼編碼器的設(shè)計與實現(xiàn).pdf
- 一種高速RS碼與LDPC級聯(lián)碼編碼器設(shè)計及硬件實現(xiàn).pdf
- 碼率自適應(yīng)多邊LDPC碼的編碼器設(shè)計與FPGA實現(xiàn).pdf
- 基于前綴碼的視頻熵編碼器的研究與實現(xiàn).pdf
- h.264編碼器的優(yōu)化設(shè)計與碼流顯示
- Turbo碼編碼器IP核設(shè)計及其SOPC驗證平臺的實現(xiàn).pdf
- JPEG編碼器的VLSI設(shè)計與實現(xiàn).pdf
- 基于DSP的MPEG4編碼器的設(shè)計與實現(xiàn).pdf
- 多邊類型LDPC碼的算法研究及其編碼器實現(xiàn).pdf
- CMMB與T-MMB中LDPC碼編碼器的研究與FPGA實現(xiàn).pdf
- 多通道MPEG-2-4編碼器軟件系統(tǒng)設(shè)計與實現(xiàn).pdf
- 基于OMAP5910的DSP核實現(xiàn)MPEG-4編碼器及JPEG編碼器.pdf
- 卷積碼編碼器及Viterbi譯碼器的設(shè)計.pdf
- 高速RS--BCH級聯(lián)碼編碼器的VLSI設(shè)計.pdf
- AVS編碼器結(jié)構(gòu)并行化設(shè)計與軟件實現(xiàn).pdf
- h.264編碼器soc的設(shè)計與fpga實現(xiàn)
- 基于SPIHT的可伸縮碼流編碼器的實現(xiàn)和研究.pdf
評論
0/150
提交評論