已閱讀1頁，還剩80頁未讀， 繼續(xù)免費閱讀
版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領
文檔簡介
1、為了應對未來戰(zhàn)爭中復雜環(huán)境，雷達需要在技術和體制上不斷革新。將雷達陣列技術和數(shù)字技術進行完美結(jié)合，便產(chǎn)生了一種全新概念的數(shù)字陣列雷達。高性能數(shù)字陣列雷達的出現(xiàn)對信號處理器的硬件平臺和軟件實現(xiàn)都提出了高要求。
本文介紹了HPRF-PD數(shù)字陣列雷達的組成及工作原理，針對系統(tǒng)需求，提出了采用TI高性能多核DSP芯片TMS320C6678和XILINX高性能芯片XC7K325T構建的基于DSP+FPGA架構的高脈沖重復頻率脈沖多普勒(
2、HPRF-PD)數(shù)字陣列雷達信號處理器實現(xiàn)方案，完成了該信號處理器硬件的原理圖設計、印制板圖設計、安裝和調(diào)試、測試。并且，在該硬件平臺上，完成了基于多核DSP的HPRF-PD數(shù)字陣列雷達信號處理器軟件編程、調(diào)試和測試，通過核間通信以及共享變量等多核通信手段，實現(xiàn)了整個雷達信號處理器的任務控制、高速數(shù)據(jù)交互、實時信號處理和結(jié)果顯示等一系列任務。
在信號處理器的硬件平臺上對DSP各個信號處理模塊進行了調(diào)試，并結(jié)合實驗室現(xiàn)有的專用雷
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- HPRF-pD雷達抗拖曳式干擾信號處理器的多核DSP實現(xiàn).pdf
- 基于Zedboard的PD雷達數(shù)字信號處理器的設計與實現(xiàn).pdf
- 基于多核處理器的機載PD雷達信號處理算法設計.pdf
- 基于時分復用的PD雷達數(shù)字信號處理器的設計與實現(xiàn).pdf
- 基于多核DSP的陣列信號處理研究與實現(xiàn).pdf
- 基于多核DSP的雷達信號處理板研制.pdf
- 數(shù)字陣列雷達DBF處理器的設計與實現(xiàn).pdf
- 基于FPGA+DSP的某監(jiān)控雷達信號處理器設計與實現(xiàn).pdf
- 基于多核處理器的雷達信號實時處理系統(tǒng)研究.pdf
- 數(shù)字陣列雷達DBF處理器的降秩算法研究與實現(xiàn).pdf
- 基于6678多核DSP的相位編碼雷達信號處理.pdf
- 數(shù)字陣列雷達DBF處理器的設計與系統(tǒng)測試.pdf
- 數(shù)字陣列雷達信號處理研究及實現(xiàn).pdf
- 基于多核DSP與FPGA的雷達信號處理板設計.pdf
- 數(shù)字陣列雷達信號處理機設計與實現(xiàn).pdf
- 多核處理器在機載雷達實時信號處理的工程應用.pdf
- 基于多核DSP的實時雷達信號處理平臺設計.pdf
- 基于數(shù)字信號處理器的振動信號預處理研究與實現(xiàn).pdf
- 二次雷達應答信號處理器中DSP的算法設計與實現(xiàn).pdf
- 高性能數(shù)字信號處理器（16位定點DSP）設計與研制.pdf
評論
0/150
提交評論