畢業(yè)論文--基于fpga的出租車計(jì)價(jià)器的設(shè)計(jì)

1、論文題目：基于 FPGA 的出租車計(jì)價(jià)器的設(shè)計(jì)專 業(yè)：微電子科學(xué)與工程本 科 生：沈 丹（簽名）___________指導(dǎo)教師：岳改麗（簽名）___________摘 要出租車計(jì)價(jià)器是乘客與司機(jī)雙方的交易準(zhǔn)則。具有良好性能的計(jì)價(jià)器無(wú)論是對(duì)廣大出租車司機(jī)朋友還是乘客來(lái)說都是很必要的?，F(xiàn)在各大中城市出租車行業(yè)都已普及自動(dòng)計(jì)價(jià)器，而部分小城市尚未普及，但隨著城市建設(shè)日益加快，象征著城市面貌的出租車行業(yè)也將加速發(fā)展，所以計(jì)價(jià)器的普及也是

2、毫無(wú)疑問的。 本論文闡述了 EDA 的發(fā)展及其優(yōu)勢(shì)、FPGA 的發(fā)展趨勢(shì)及結(jié)構(gòu)特點(diǎn)和 VHDL 語(yǔ)言的優(yōu)點(diǎn)及語(yǔ)法結(jié)構(gòu)，并分析了出租車計(jì)價(jià)器各模塊的功能要求、基本原理以及實(shí)現(xiàn)方法。本論文的設(shè)計(jì)采用 VHDL 硬件描述語(yǔ)言進(jìn)行編程，基于 Quartus II 軟件平臺(tái)進(jìn)行編譯和仿真。論文介紹了采用 FPGA 芯片設(shè)計(jì)出租車計(jì)價(jià)器的方法，闡述了該計(jì)價(jià)器的主要組成單元：車輪大小選擇模塊、計(jì)程模塊、計(jì)時(shí)模塊及計(jì)費(fèi)模塊、數(shù)據(jù)分配模塊、分頻模塊、譯碼

3、模塊的設(shè)計(jì)方法，同時(shí)給出了詳細(xì)的仿真波形，實(shí)現(xiàn)了出租車基本計(jì)費(fèi)功能，還能模擬汽車啟動(dòng)，停止，暫停等狀態(tài)，同時(shí)提高了計(jì)費(fèi)系統(tǒng)的可靠性、通用性。本設(shè)計(jì)在 FPGA 試驗(yàn)箱上運(yùn)行良好，實(shí)現(xiàn)了計(jì)費(fèi)器的各項(xiàng)功能。關(guān)鍵字 關(guān)鍵字 FPGA，VHDL，Quartus II，出租車計(jì)價(jià)器1目 錄第 1 章 緒論 ................................................................11.1 課

4、題研究背景及目的 ...................................................11.2 課題研究現(xiàn)狀 .........................................................21.3 課題研究方法 .........................................................3第 2 章 設(shè)計(jì)相關(guān)工具介紹 ......

5、..............................................42.1 EDA 介紹 ..............................................................42.1.1 EDA 的發(fā)展 ........................................................42.1.2 EDA 的優(yōu)勢(shì) ..............

6、..........................................52.2 FPGA 介紹 .............................................................52.2.1 FPGA 的發(fā)展趨勢(shì) ...................................................62.2.2 FPGA 結(jié)構(gòu)及其特點(diǎn) ................

7、.................................72.3 VHDL 介紹 .............................................................72.3.1 VHDL 簡(jiǎn)介 .........................................................72.3.2 VHDL 代碼結(jié)構(gòu) ........................

8、.............................8 2.3.3 VHDL 語(yǔ)言設(shè)計(jì)硬件電路的優(yōu)點(diǎn) .......................................92.4 QUARTUS II ............................................................102.4.1 QuartusⅡ簡(jiǎn)介 ................................

9、...................102.4.2 QuartusⅡ設(shè)計(jì)流程 ...............................................102.5 實(shí)驗(yàn)箱簡(jiǎn)述 ..........................................................11第 3 章 系統(tǒng)的設(shè)計(jì) .................................................

10、........133.1 總體設(shè)計(jì) ............................................................133.1.1 出租車計(jì)價(jià)器的設(shè)計(jì)要求 ..........................................13 3.1.2 總體框架設(shè)計(jì) ....................................................133.1.3 流程圖

11、 ...........................................................143.2 主要模塊設(shè)計(jì).........................................................163.2.1 出租車總體模塊設(shè)計(jì) ..............................................16 3.2.2 車輪大小選擇模塊設(shè)計(jì) .......

12、.....................................17 3.2.3 計(jì)程模塊設(shè)計(jì) ....................................................183.2.4 計(jì)時(shí)模塊設(shè)計(jì) ....................................................18 3.2.5 計(jì)費(fèi)模塊設(shè)計(jì) ................................

13、....................193.2.6 數(shù)據(jù)分配模塊設(shè)計(jì) ................................................21 3.2.7 譯碼模塊設(shè)計(jì) ....................................................21 3.2.8 分頻模塊設(shè)計(jì) ...................................................