寬電壓SRAM存儲單元及存儲陣列研究與實現(xiàn).pdf

1、為滿足片上系統(tǒng)不斷增長的能效需求，低至近閾值區(qū)的寬電壓靜態(tài)隨機存取存儲器(StaticRandom Access Memory，SRAM)正逐漸成為業(yè)界的研究熱點。作為SRAM的主體模塊，存儲單元及存儲陣列對SRAM的性能和功耗水平具有決定性的影響。因此，研究存儲單元及存儲陣列在寬電壓條件下的設計方法，對提升SRAM的整體設計水平具有重要意義。
　　本文的設計方法是通過理論分析，得到存儲單元及陣列關鍵指標關于相關參數(shù)的目標函數(shù)，確

2、定滿足指標要求時的參數(shù)范圍或趨勢，以指導電路的設計和優(yōu)化，并通過流片測試驗證該設計方法的有效性。主要工作包括:(1)分析和比較了常見存儲單元及其讀寫輔助技術。結(jié)果表明采用6管存儲單元并配合讀寫輔助技術能夠?qū)崿F(xiàn)較高的能效指標。(2)基于晶體管混合電流模型，建立了存儲單元的良率模型和存儲陣列關于延時、功耗和面積的層次化模型。(3)根據(jù)理論分析，確定了存儲單元及陣列的技術方案，詳細介紹了動態(tài)單元電壓、抬升字線電壓、位線分級、字線分割和陣列冗余

3、的具體實現(xiàn)。
　　為檢驗設計方法的有效性，本文以存儲陣列為主體，基于中芯國際40nm工藝設計了一款64Kbits的寬電壓SRAM，其在0.6V和1.1V電壓下的延時分別為5.464ns和0.652ns，平均讀寫能耗分別為3.84pJ和12.95pJ，泄漏功耗分別為167nW和1.58μW。相比于中芯國際相同工藝、同等容量的高性能SRAM，本文SRAM在0.6V和1.1V電壓下延時分別降低了63％和29％，能耗分別降低了54％和60