基于P溝道存儲單元的高可靠性閃存設(shè)計.pdf

1、Flash是一種廣泛應(yīng)用于SoC上的重要存儲器，在高密度數(shù)據(jù)的存儲和嵌入式系統(tǒng)中的應(yīng)用不斷增加。隨著工藝的進步，晶體管特征尺寸降低到了十個納米的數(shù)量級，隨機摻雜擾動等帶來的工藝偏差、閾值電壓降低帶來的高漏電流等也給Flash設(shè)計帶來了極大的挑戰(zhàn)。
　　論文以Flash存儲器工作的可靠性為研究重點，主要對Flash存儲器的外圍電路中的靈敏放大器電路、電荷泵電路、字線驅(qū)動電路和電平轉(zhuǎn)換電路進行了優(yōu)化設(shè)計，提高了外圍電路模塊的可靠性?；?/p>

2、于標準CMOS工藝的8Mbits非易失性存儲器。本文系統(tǒng)平臺建立在Cadence Virtuoso之上，用Hspice進行了電路的功能模塊仿真，而整體電路的仿真用的是Hsim軟件，電路版圖使用Laker進行繪制。
　　本論文的主要內(nèi)容和研究對象是：
　　首先，本文對存儲單元采用何種溝道的浮柵MOS管進行了對比分析，將P溝道浮柵MOS管和N溝道浮柵MOS管的可靠性做了對比，得出P溝通存儲單元相對于N溝道存儲單元在可靠性方面的優(yōu)

3、勢，因此本文最終選擇了P溝道浮柵MOS管作為存儲單元。
　　其次，本文研究了Flash存儲器外圍電路中的靈敏放大器電路、電荷泵電路、字線驅(qū)動電路和電平轉(zhuǎn)換電路。對這幾個外圍電路的傳統(tǒng)電路進行分析，找出各自存在的缺點，并據(jù)此設(shè)計出符合要求的電路，通過Hspice對設(shè)計出的電路進行仿真分析，所設(shè)計電路都達到了設(shè)計目標。
　　另外，本文在最后一章節(jié)中首先簡要介紹了版圖的設(shè)計布局、布線規(guī)則，之后對本課題的IP版圖設(shè)計進行了簡要介紹。