基于以太網(wǎng)的開放式船載航行數(shù)據(jù)記錄儀的研究與實現(xiàn).pdf

1、船載航行數(shù)據(jù)記錄儀VDR（Voyage Data Recorder）是記錄船舶航行時各種參數(shù)的重要設(shè)備，這些數(shù)據(jù)可以為分析海難的原因提供重要的支持。目前的VDR設(shè)備，采用都是嵌入式工控機+各種板卡的方式，雖然集成度比較高，但是靈活性差、不容易升級，更重要的是后期維護比較困難。針對這種情況，本文提出了一種基于以太網(wǎng)架構(gòu)的VDR系統(tǒng)，將圖象卡、聲音卡、數(shù)據(jù)采集卡、存儲單元、主控單元等都各自封裝在基于以太網(wǎng)接口的模塊中，通過網(wǎng)絡(luò)實現(xiàn)信息的采集

2、、傳輸和存儲。由于各個模塊具有很大的獨立性，只要接口之間的協(xié)議不變，某個模塊的技術(shù)升級就不會影響到其它模塊，由于采用了網(wǎng)絡(luò)接口，實施時就可以根據(jù)船舶上的情況動態(tài)的增減模塊，靈活性很高，如果發(fā)生故障可以對模塊進行單獨診斷，能迅速的定位故障點，不需要專業(yè)的工程師就可以實現(xiàn)模塊的更換。 本文在對國際海事組織以及中國等有關(guān)VDR標準分析的基礎(chǔ)上，提出了系統(tǒng)的設(shè)計方案，對每個模塊的功能做了定義，并對其中的3個模塊：航行數(shù)據(jù)采集盒、主控制盒

3、、雷達圖象采集盒進行了具體的設(shè)計和實現(xiàn)。 在航行數(shù)據(jù)采集盒的設(shè)計方面，根據(jù)該模塊的特點，運用了SOPC（System On Programmable Chip）技術(shù)，在FPGA（Field Programmable Gate Array）中嵌入了Nios處理器軟核，結(jié)合實時高效的嵌入式系統(tǒng)微內(nèi)核uC/OS II以及輕量級的TCP/IP協(xié)議棧LwIP（Light weight IP）完成了系統(tǒng)的功能設(shè)計。其中對SOPC及其開發(fā)流程

4、做了詳細的論述，研究了需要采集的航行數(shù)據(jù)的種類和特點，設(shè)計了合理的任務(wù)和處理流程。 在主控盒的設(shè)計方面，運用了當前比較流行的ARM（Advanced RISC Machines）技術(shù)，結(jié)合功能強大的uClinux操作系統(tǒng)實現(xiàn)了需求的功能。其中對ARM技術(shù)做了比較詳細的論述，對S3C44B0X的外圍接口電路、uClinux在S3C44B0X上的移植以及uClinux下的存儲技術(shù)設(shè)備MTD（Memory Technology Dev

5、ice）驅(qū)動作了研究。 在雷達圖象采集盒的設(shè)計方面，根據(jù)雷達圖象數(shù)據(jù)量大、點頻高但采集頻率低的特點，提出了用FPGA作為采集控制，用ARM做后期處理的方案。其中對雷達圖象采集的難點做了詳細的分析，對AD轉(zhuǎn)換輸出的時鐘與ARM總線頻率之間如何同步的問題做了深入的研究，并提出了用兩個異步先進先出隊列FIFO（First Input First Output）實現(xiàn)的方法。 在完成方案設(shè)計的基礎(chǔ)上給出了每個模塊的具體實現(xiàn)并進行了