vhdl設計fpga數(shù)字系統(tǒng)計算器畢業(yè)論文_第1頁
已閱讀1頁，還剩34頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領

文檔簡介

1、大連海事大學大連海事大學畢業(yè)論文二○一四年六月二○一四年六月┊┊┊┊┊┊┊裝┊┊┊┊┊┊┊訂┊┊┊┊┊┊┊線┊┊┊┊┊I摘要摘要本文針對FPGA的計算器數(shù)字系統(tǒng)的設計，進行了軟件硬件的仿真與實現(xiàn)。實現(xiàn)了計算器控制系統(tǒng)的最基本的加減法功能設計。本設計所研究的數(shù)字系統(tǒng)是由四個不同的模塊完成的，包括鍵盤輸入模塊、譯碼模塊、計算主控制模塊以及數(shù)碼管顯示模塊。當鍵盤輸入信號時，依次通過這幾個模塊，完成數(shù)據(jù)的運算及顯示。其中計算主控制模塊完成加減運

2、算，是系統(tǒng)核心模塊。本設計利用EDA技術(shù)，用VHDL語言來編程實現(xiàn)四個模塊的基本功能，在QuartusII軟件中實現(xiàn)模塊的設計、編譯、綜合、優(yōu)化、仿真直至生成器件之后下載到FPGA目標芯片上。在ZY11EDA13BE實驗系統(tǒng)中完成計算器控制系統(tǒng)的功能的實現(xiàn)，通過鍵盤等操作輸入數(shù)值、運算符號，通過數(shù)碼管及指示燈顯示系統(tǒng)運行結(jié)果，從而可以更清晰的觀察了計算器的運行情況。關(guān)鍵詞：計算器；關(guān)鍵詞：計算器；EDAEDA；FPGAFPGA；Quar

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論