16×16位移位相加乘法器設計畢業(yè)論文

1、16161616位移位相加乘法器設計位移位相加乘法器設計摘要摘要隨著集成電路設計技術的不斷進步，乘法器的芯片設計實現(xiàn)的研究與應用越來越隨著集成電路設計技術的不斷進步，乘法器的芯片設計實現(xiàn)的研究與應用越來越廣泛，對乘法器進行廣泛，對乘法器進行ASIC芯片設計，具有設計實現(xiàn)過程簡單、所用到的芯片設計，具有設計實現(xiàn)過程簡單、所用到的EDA工具完工具完善而且成熟、硬件開銷小、易于在善而且成熟、硬件開銷小、易于在VLSI電路或系統(tǒng)級芯片中集成。通

2、常，數(shù)字電路電路或系統(tǒng)級芯片中集成。通常，數(shù)字電路設計的流程對于芯片的實現(xiàn)而言，需要設計的流程對于芯片的實現(xiàn)而言，需要RTL級的級的HDL描述，并要對各層次的設計進描述，并要對各層次的設計進行功能仿真驗證，在驗證電路能按預期設計功能工作后，即可對行功能仿真驗證，在驗證電路能按預期設計功能工作后，即可對RTL級的級的HDL描述描述進行綜合、優(yōu)化，形成門級網表。整個設計流程可稱為數(shù)字電路的前端設計。本課題進行綜合、優(yōu)化，形成門級網表。整個設

3、計流程可稱為數(shù)字電路的前端設計。本課題基于移位相加算法的研究，設計基于移位相加算法的研究，設計16位移位相加乘法器，并在功能仿真通過后，將所設位移位相加乘法器，并在功能仿真通過后，將所設計的計的VerilogRTL級代碼進行綜合，采用級代碼進行綜合，采用Synopsys公司公司DesignCompilerEDA工具進工具進行電路綜合，獲得行電路綜合，獲得16位移位相加乘法器的門級網表與電路實現(xiàn)。位移位相加乘法器的門級網表與電路實現(xiàn)。關鍵

4、詞關鍵詞數(shù)字電路設計；移位相加乘法器；綜合；數(shù)字電路設計；移位相加乘法器；綜合；1.1.21.1.2國外乘法器現(xiàn)狀國外乘法器現(xiàn)狀...............................................................................................51.21.2乘法器概述乘法器概述............................................

5、......................................................................51.31.3乘運算乘運算..........................................................................................................................61.41.4乘法器結構乘法器

6、結構..................................................................................................................71.51.5乘法器端口定義乘法器端口定義...................................................................................

7、.......................8第二章第二章移位相加乘法器設計的基本原理移位相加乘法器設計的基本原理..............................................................................82.12.11移位相加算法移位相加算法................................................................

8、.......................................92.12乘法器設計原理乘法器設計原理..................................................................................................102.22.2移位相加乘法器原理移位相加乘法器原理......................................

9、..........................................................10第三章第三章16161616位移位相加乘法器設計與仿真位移位相加乘法器設計與仿真....................................................................123.13.11616位移位相加乘法器的設計位移位相加乘法器的設計..................

10、................................................................123.23.21616位移位相加乘法器位移位相加乘法器VerilogVerilog文件設計文件設計..............................................................123.33.316161616位移位相加乘法器位移位相加乘法器ModelsimMode

11、lsim仿真仿真.............................................................143.3.13.3.116161616位移位相加乘法器經典數(shù)組運算結果位移位相加乘法器經典數(shù)組運算結果............................................153.3.23.3.216161616位移位相加乘法器一般情況運算結果位移位相加乘法器一般情況運算結果...

12、.........................................17第四章第四章16161616位移位相加乘法器位移位相加乘法器VerilogVerilog設計綜合設計綜合........................................................184.14.1RTLRTL級概念級概念.................................................

13、...............................................................184.24.2RTLRTL級綜合結果與分析級綜合結果與分析............................................................................................204.34.31616位移位相加乘法器電路圖位移位相加乘法器電路圖.

14、.................................................................................22結論結論.....................................................................................................................................