第05講門電路及使用注意事項(xiàng)

1、第 5 講,課時(shí)授課計(jì)劃 課 程 內(nèi) 容,內(nèi)容：分立元件門電路 TTL集成邏輯門電路 CMOS傳輸門 門電路使用注意事項(xiàng)目的與要求： 了解分立元件與門、或門、非門及與非門、或非門的工作原理和邏輯功能。 了解TTL集成邏輯門電路的結(jié)構(gòu)、工作原理和外部特性。 掌握OC門和TTL三態(tài)門的工作原理及有關(guān)的邏輯概念。

2、 了解CMOS門的特點(diǎn) 。 掌握集成門電路的使用方法。重點(diǎn)與難點(diǎn)： 重點(diǎn)： TTL集成邏輯門電路的外部特性。 OC門和TTL三態(tài)門的應(yīng)用。 難點(diǎn)： TTL集成邏輯門電路的結(jié)構(gòu)、工作原理和外部特性 OC門和TTL三態(tài)門的工作原理。,課堂討論： 高阻態(tài)的含義； OC門和TTL三

3、態(tài)門的應(yīng)用?，F(xiàn)代教學(xué)方法與手段： 投影 PowerPoint復(fù)習(xí)（提問）： 與、或、非及與非、或非邏輯的運(yùn)算口訣、邏輯 符號(hào)。,獲得高、低電平的基本方法：利用半導(dǎo)體開關(guān)元件的導(dǎo)通、截止（即開、關(guān)）兩種工作狀態(tài)。,邏輯0和1： 電子電路中用高、低電平來表示。,邏輯門電路：用以實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路。簡(jiǎn)稱門電路。,,,,基本和常用門電路有與門、或門、非門（反相器）、與非門

4、、或非門、與或非門和異或門等。,門電路,1、二極管與門,Y=AB,2、二極管或門,Y=A+B,3. 三極管非門電路,4. 組合門電路,5. TTL與非門 了解工作原理，掌握主要外部特性和參數(shù)。,演示,1）電壓傳輸特性,工作區(qū)：AB段（截止區(qū)） UI1.5V UO=UOL線性區(qū)：BC段 0.6V<UI<1.3V UI UO轉(zhuǎn)折區(qū)：CD段 1.3V<UI<1.5V UI

5、 UO,,,,,2）關(guān)門電平、開門電平和閥值電壓（1）關(guān)門電平：在保證輸出為標(biāo)準(zhǔn)高電平（3V）時(shí)允許輸入低電平的最大值，用UOFF表示。 UOFF約為1.0V。當(dāng)UIUON時(shí)，與非門才開通，輸出低電平。（3）閥值電壓：電壓傳輸特性轉(zhuǎn)折區(qū)中點(diǎn)對(duì)應(yīng)的輸入電壓。又稱為門檻電壓。,3）噪聲容限：把不會(huì)破壞與非門的輸出邏輯狀態(tài)所允許的最大干擾電壓值。噪聲容限越大，說明抗干擾能力越強(qiáng)。低電平噪聲容限VNL ：VNL = V

6、OFF – VILmax高電平噪聲容限VNH ： VNH = VIHmin - VON,4）扇出系數(shù) 帶同類門的個(gè)數(shù)。表示門電路的負(fù)載能力。對(duì)于典型電路，扇出系數(shù)≥8。5）傳輸延遲時(shí)間,輸出電壓由高電平變?yōu)榈碗娖降膫鬏斞舆t時(shí)間稱為導(dǎo)通傳輸延遲時(shí)間，記做tPHL；輸出電壓由低電平變?yōu)楦唠娖降膫鬏斞舆t時(shí)間稱為截止傳輸延遲時(shí)間，記做tPLH。 定義與非門的傳輸延遲時(shí)間為tPLH 和tPHL 的算術(shù)平均值，記做tpd 。tpd

7、 的典型值一般為10~20ns。,74LS00內(nèi)含4個(gè)2輸入與非門，74LS20內(nèi)含2個(gè)4輸入與非門。,①A=0時(shí)，T2、T5截止，T3、T4導(dǎo)通，Y=1。,②A=1時(shí)，T2、T5導(dǎo)通，T3、T4截止，Y=0。,TTL非門,①A、B中只要有一個(gè)為1，即高電平，如A＝1，則iB1就會(huì)經(jīng)過T1集電結(jié)流入T2基極，使T2、T5飽和導(dǎo)通，輸出為低電平，即Y＝0。,②A＝B＝0時(shí)，iB1、i'B1均分別流入T1、T'1發(fā)射極，使T

8、2、T'2、T5均截止，T3、T4導(dǎo)通，輸出為高電平，即Y＝1。,TTL或非門,①A和B都為高電平（T2導(dǎo)通）、或C和D都為高電平（T‘2導(dǎo)通）時(shí)，T5飽和導(dǎo)通、T4截止，輸出Y=0。,②A和B不全為高電平、并且C和D也不全為高電平（T2和T‘2同時(shí)截止）時(shí)，T5截止、T4飽和導(dǎo)通，輸出Y=1。,TTL與或非門,6. 集電極開路與非門（OC門）,問題的提出：,為解決一般TTL與非門不能線與而設(shè)計(jì)的。,①A、B不全為1時(shí)，uB1=

9、1V，T2、T3截止，F(xiàn)=1。,接入外接電阻R后：,②A、B全為1時(shí)，uB1=2.1V，T2、T3飽和導(dǎo)通，F(xiàn)=0。,,外接電阻R的取值范圍為：,2）OC門驅(qū)動(dòng)發(fā)光二極管3）OC門實(shí)現(xiàn)電平變換,1）兩個(gè)OC結(jié)構(gòu)的與非門線與連接可實(shí)現(xiàn)與或非的邏輯功能。,7. 三態(tài)門（TS門）,當(dāng)EN為高電平時(shí)，二極管D截止，電路工作在典型的與非門狀態(tài)。 當(dāng)EN為低電平時(shí)，一方面使T2、T5截止，同時(shí)通過二極管D將T3的基極電位鉗位在1V左右，從而

10、又使T4截止。由于T4、T5同時(shí)截止，從輸出端看，F(xiàn)端對(duì)地和對(duì)電源均相當(dāng)于開路，呈現(xiàn)高阻狀態(tài)。高阻態(tài)又叫禁止態(tài)或開路態(tài)。 EN端控制著電路的輸出狀態(tài)，因此將其稱為控制端（或稱為使能端）。,結(jié)論：電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)。,TSL門的應(yīng)用,③構(gòu)成數(shù)據(jù)總線：讓各門的控制端輪流處于低電平，即任何時(shí)刻只讓一個(gè)TSL門處于工作狀態(tài)，而其余TSL門均處于高阻狀態(tài)，這樣總線就會(huì)輪流接受各TSL門的輸出。,8.CMOS門電路

11、,（1）CMOS電路的工作速度比TTL電路的低。（2）CMOS帶負(fù)載的能力比TTL電路強(qiáng)。（3）CMOS電路的電源電壓允許范圍較大，約在3～18V，抗干擾能力比TTL電路強(qiáng)。（4）CMOS電路的功耗比TTL電路小得多。門電路的功耗只有幾個(gè)μW，中規(guī)模集成電路的功耗也不會(huì)超過100μW。（5）CMOS集成電路的集成度比TTL電路高。（6）CMOS電路適合于特殊環(huán)境下工作。（7）CMOS電路容易受靜電感應(yīng)而擊穿，在使用和存放時(shí)應(yīng)

12、注意靜電屏蔽，焊接時(shí)電烙鐵應(yīng)接地良好，尤其是CMOS電路多余不用的輸入端不能懸空，應(yīng)根據(jù)需要接地或接高電平。（8）輸出范圍大 VOH=VDD，VOL=0V（頂天立地）。,CMOS數(shù)字電路的特點(diǎn),CMOS傳輸門,設(shè)控制信號(hào)的高、低電平分別為VDD和0V，當(dāng)C=0， =1時(shí)，T1、T2均截止，輸出與輸入之間呈現(xiàn)高阻抗（> 109Ω），傳輸門截止。當(dāng)C=1， =0時(shí)，若0≤vI≤VDD-VGS（th）N，則T1導(dǎo)通；當(dāng)|VG

13、S（th）P|≤vI≤VDD時(shí)，T2導(dǎo)通。因此當(dāng)vI 在0到VDD之間變化時(shí)，T1、T2總有一個(gè)導(dǎo)通，輸出與輸入之間呈現(xiàn)低阻抗（幾百Ω），傳輸門導(dǎo)通。,傳輸門的一個(gè)重要的、獨(dú)特的用途是用做作模擬開關(guān)，用來傳輸連續(xù)變化的模擬信號(hào)。,9.門電路使用注意事項(xiàng) TTL門電路使用注意事項(xiàng) 1）電源要求 （1）電源電壓范圍為5V±10%，有的要求5V±5%。 （2）電源入口處應(yīng)接20~50μF的濾波電容以濾除

14、紋波電壓。 （3）在芯片的電源引腳處接0.01~0.1μF的濾波電容過濾高頻干擾。 （4）邏輯電路和其他強(qiáng)電回路應(yīng)分別接地。,2）輸入端的處理 （1）輸入端不能直接高于+5.5V和低于-0.5V的低內(nèi)阻電源。 （2）多余輸入端一般不能懸空。3）TTL門電路的輸出端不允許直接接+VCC。CMOS門電路使用注意事項(xiàng) 1）電源要求 （1）CMOS門電路工作電壓范圍較寬（+3~+18V）一般?。?VD

15、D降低將使門電路的工作頻率下降。 （2）接線時(shí)電源極性必須正確，不能接反。,2）輸入端的處理 （1）輸入端不允許懸空，通常在輸入端和地之間接保護(hù)電阻，以防止拔下電路板后造成輸入端懸空。 （2）輸入高電平不能大于VDD + 0.5V；輸入低電平不得小于VSS - 0.5V。且輸入端電流一般應(yīng)限制在1mA以內(nèi)。 （3）CMOS電路對(duì)輸入脈沖的上升沿和下降沿有要求，通常當(dāng)VDD = 5V時(shí)，上升沿和下降沿應(yīng)小于10μ

16、S；VDD = 10V時(shí)，上升沿和下降沿應(yīng)小于5μS；VDD = 15V時(shí)，上升沿和下降沿應(yīng)小于1μS。3）輸出端的處理 （1）CMOS門電路輸出端不能線與。 （2）總體上講CMOS門電路的驅(qū)動(dòng)能力要比TTL門電路小得多。但CMOS驅(qū)動(dòng)CMOS的能力卻很強(qiáng)。4）防靜電措施 （1）不使用時(shí)，用導(dǎo)電材料屏蔽保存，或?qū)⑷恳_短路。 （2）焊接時(shí)斷開電烙鐵電源。 （3）開機(jī)時(shí)先加電源后加信號(hào)，關(guān)機(jī)時(shí)