觸發(fā)器功耗延時分析

1、觸發(fā)器功耗延時分析研究目標：分別研究靜態(tài)和動態(tài)D觸發(fā)器的功耗和延時問題，并選擇兩款D觸發(fā)器進行仿真，在不同頻率下觀察功耗和延時特性。（1）預備知識：一、功耗CMOS電路的功耗分為三個部分：靜態(tài)功耗Pstatic、短路功耗Psht和動態(tài)功耗Pdyn。Ptotal=PstaticPshtPdynPstatic來源：1、關閉晶體管的亞域導通2、柵氧的隧穿電流3、反偏二極管的漏流Psht來源于PMOS和NMOS同時部分導通。Pdyn來源開關過程

2、中對負載電容的充放電。用Pspice對功耗進行仿真的方法：Pav=1T∫idd(t)Vdddt注：V4，V5分別為數(shù)據(jù)端和時鐘端的激勵脈沖源，U1U4為自建反相器。U6為自建動態(tài)C2MOS觸發(fā)器。C1，C2分別等效為前一級的扇出和當前級的扇出。所有器件工作在5V電壓下。二、DC掃描輸入條件：Vin由0到5V線性遞增，步進0.01V。各節(jié)點響應：D端：2.5V開始跳變。內部X節(jié)點：電壓兩次下降，最終將到1V左右。由X節(jié)點出儲能電容放電引起