ddr走線

1、DDR內存布線指導(Micron觀點)DDR內存布線指導(Micron觀點)DDR內存布線指導在現(xiàn)代高速數(shù)字電路的設計過程中，工程師總是不可避免的會與DDR或者DDR2，SDRAM打交道。DDR的工作頻率很高，因此，DDR的Layout也就成為了一個十分關鍵的問題，很多時候，DDR的布線直接影響著信號完整性。下面本文針對DDR的Layout問題進行討論。（Micron觀點）信號引腳說明VSS為數(shù)字地，VSSQ為信號地，若無特別說明，兩者

2、是等效的。VDD為器件內核供電，VDDDQ為器件的DQ和IO供電，若無特別說明，兩者是等效的。對于DRAM來說，定義信號組如下：數(shù)字信號組DQ，DQS，xDM，其中每個字節(jié)又是內部的一個信道Lane組，如DQ0~DQ7，DQS，LDM為一個信號組。地址信號組：ADDRESS命令信號組：CAS#，RAS#，WE#控制信號組：CS#，CKE時鐘信號組：CK，CK#印制電路板疊層，PCBStackups推薦使用6層電路板，分布如下：電路板的阻

3、抗控制在50~60ohm印制電路板的厚度選擇為1.57mm(62mil)填充材料Prepreg厚度可變化范圍是4~6mil電路板的填充材料的介電常數(shù)一般變化范圍是3.6~4.5，它的數(shù)值隨著頻率，溫度等因素變化。FR4就是一種典型的介電材料，在100MHz時的平均介電常數(shù)為4.2。推薦使用FR4作為PCB的填充材料，因為它便宜，更低的吸濕性能，更低的電導性。一般來說：DQ，DQS和時鐘信號線選擇VSS作為參考平面，因為VSS比較穩(wěn)定，不

4、易受到干擾；地址命令控制信號線選擇VDD作為參考平面，因為這些信號線本身就含有噪聲。電路板的可擴展性根據(jù)JEDEC標準，不同容量的內存芯片一般引腳兼容，為了實現(xiàn)電路板的可擴展性，可以做如下處理，如128Mb與256Mb的兼容應用。未用的DQ引腳對于x16的DDR器件來說，未用的引腳要作一定的處理。例如x16的DDR來說，DQ15：DQ8未用，則處理如下，將相關的UDMDQMH拉高用來屏蔽DQ線，DQ15：DQ8通過1~10k的電阻接地用

5、來阻止迸發(fā)寫時的噪聲。端接技術串行端接，主要應用在負載DDR器件不大于4個的情況下。對于雙向IO信號來說，例如DQ，串行端接電阻Rs放置在走線的中間，用來抑制振鈴，過沖和下沖。DQtoDQSS2812—milDQSinbyte#1toDQSinbytelane#2S1———mil1DQDMS2812—milAddressAdjacentaddresslinesS1612—milAddresslinesS2612—milCommContr