基于fpga的cmos彩色圖像變化ｉｐ設(shè)計(jì)【開題報(bào)告】

1、畢業(yè)設(shè)計(jì)畢業(yè)設(shè)計(jì)（論文）開文）開題報(bào)題報(bào)告題目：基于FPGA的CMOS彩色圖像變化ＩＰ設(shè)計(jì)專業(yè)：電子信息工程1選題選題的背景、意的背景、意義CMOS是一種采用CMOS(ComplementaryMetaloxidesemiconduct互補(bǔ)金屬氧化物半導(dǎo)體)工藝制造的圖像傳感器。相比于CCD器件具有集成度高、功耗低、體積小、工藝簡單、開發(fā)周期短等優(yōu)點(diǎn)近年來在工業(yè)、監(jiān)控、航空和航天等眾多領(lǐng)域顯示出強(qiáng)勁的發(fā)展勢頭【1】。利用FPGA處理數(shù)據(jù)

2、量大、處理速度快結(jié)合CMOS圖像傳感器MT9M001和BayerCFA格式圖像的特點(diǎn)設(shè)計(jì)一種基于FPGA的圖像數(shù)據(jù)轉(zhuǎn)換處理系統(tǒng)提出用硬件實(shí)現(xiàn)Bayer格式到RGB格式轉(zhuǎn)換的設(shè)計(jì)方案研究CFA圖像插值算法實(shí)現(xiàn)基于FPGA的實(shí)時(shí)線性插值算法對(duì)Bayer圖像格式進(jìn)行插值恢復(fù)全彩色圖像實(shí)現(xiàn)從黑白圖像還原高清彩色圖像。整個(gè)設(shè)計(jì)模塊能夠滿足高幀率和高清晰的實(shí)時(shí)圖像處理占用系統(tǒng)資源很少用較少的時(shí)間完成了圖像數(shù)據(jù)的轉(zhuǎn)換從而提高了效率【2】。FPGA（F

3、ield－ProgrammableGateArray），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。目前以硬件描述語言（Verilog或VHDL）所完成的電路設(shè)計(jì)，可以經(jīng)過簡單的綜合與布局，快速的燒錄至FPGA上進(jìn)行測試，是現(xiàn)代IC設(shè)計(jì)驗(yàn)證的技術(shù)主流。FPGA上進(jìn)行

4、測試，是現(xiàn)代IC設(shè)計(jì)驗(yàn)證的技術(shù)主流。這些可編輯元件可以被用來實(shí)現(xiàn)一些基本的邏輯門電路（比如、、X、NOT）或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。在大多數(shù)的FPGA里面，這些可編輯的元件里也包含記憶元件例如觸發(fā)器（Flip－flop）或者其他更加完整的記憶塊【7】。CMOS圖像傳感器采集到的都是經(jīng)過濾波鏡片后的Bayer格式馬賽克圖像為了恢復(fù)丟失掉的色彩信息必須經(jīng)過插值計(jì)算。隨著大規(guī)模超大規(guī)模集成電路以及大規(guī)?？删幊踢壿嬈骷?C

5、PLDFPGA)的高速發(fā)展和廣泛應(yīng)用，實(shí)時(shí)圖像處理也得到了非常迅速的發(fā)展。為了提高圖像處理的速度，滿足系統(tǒng)實(shí)時(shí)要求，可以用硬件來實(shí)現(xiàn)對(duì)圖像的處理，F(xiàn)PGA芯片便是目標(biāo)硬件的理想選擇之一，同時(shí)FPGA的應(yīng)用也為提高圖像處速度提供了新的思路和解決方法【11】。本課題設(shè)幾年通信市場低迷帶來的不景氣后，F(xiàn)PGA廠商將應(yīng)用擴(kuò)大到了眾多的新興領(lǐng)域，并且路越走越寬，該市場增長率大大高于整體半導(dǎo)體市場的增長率，這令為數(shù)不多的FPGA廠商正邁向幸福的生活

6、【13】。所以利用低成本FPGA處理數(shù)據(jù)量大、處理速度快再結(jié)合CMOS圖像傳感器MT9M001和BayerCFA格式圖像的特點(diǎn)設(shè)計(jì)一種基于FPGA的圖像數(shù)據(jù)轉(zhuǎn)換處理系統(tǒng)的方案，即將成為熱點(diǎn)話題。3課題課題的研究內(nèi)容及的研究內(nèi)容及擬采取的研究方法（技采取的研究方法（技術(shù)路線）、研究）、研究難點(diǎn)及點(diǎn)及預(yù)期達(dá)到的目達(dá)到的目標(biāo)利用FPGA處理數(shù)據(jù)量大、處理速度快結(jié)合CMOS圖像傳感器MT9M001和BayerCFA格式圖像的特點(diǎn)設(shè)計(jì)一種基于FP

7、GA的圖像數(shù)據(jù)轉(zhuǎn)換處理IP。本課題硬件實(shí)驗(yàn)平臺(tái)，其組成如圖：圖1.1.電路整體框架電路整體框架一、研究內(nèi)容：一、研究內(nèi)容：1.FoundationISE平臺(tái)上設(shè)計(jì)基于xilinxFPGA的圖像數(shù)據(jù)處理IP，要求提供設(shè)計(jì)源碼和測試臺(tái)文件及相關(guān)波形仿真圖(modelsim5.5f)。2.利用CMOS圖像傳感器MT9M001和BayerCFA格式圖像的特點(diǎn)設(shè)計(jì)一種基于FPGA的圖像數(shù)據(jù)轉(zhuǎn)換處理IP，實(shí)現(xiàn)Bayer型CFA到RGB格式的轉(zhuǎn)換。3