dsp芯片的主要結構特點

1、DSP芯片的主要結構特點,哈佛結構流水線技術多總線結構專用硬件乘法－累加器具有特殊的DSP指令快速的指令周期,多處理器結構與并行技術獨立DMA總線及控制器專門的數(shù)據(jù)地址發(fā)生器省電管理和低功耗豐富的外設,Von Neuman結構與Harvard結構,馮.諾依曼結構,哈佛結構,數(shù)據(jù)存儲器,CPU,程序與數(shù)據(jù)存儲器,CPU,程序存儲器,,,,Harvard結構,程序和數(shù)據(jù)存儲空間分開，有各自獨立的地址和數(shù)據(jù)總線，取指和

2、讀數(shù)可以同時進行，從而提高速度。2000年已達到90億次浮點運算/秒（9000MFLOPS）。 MIPS----Million Instruction Per Second MFLOPS----Million Floating Operation Per Second,流水操作(pipeline),取指 譯碼 尋址 取數(shù) 運算 存儲,,,,,,取指

3、 譯碼 尋址 取數(shù) 運算 存儲,,,,,,取指 譯碼 尋址 取數(shù) 運算 存儲,,,,,,獨立的硬件乘法器,在卷積、數(shù)字濾波、FFT、相關、矩陣運算等算法中，都有ΣA(k)B(n-k)一類的運算，大量重復乘法和累加。通用計算機中的乘法是用軟件實現(xiàn)的，需要若干機器周期 DSP有硬件乘法器，用指令MAC在單周期內(nèi)完成,獨立的DMA總線和控制器,有一組或多組DMA總線，與CPU的數(shù)據(jù)

4、總線和程序總線并行工作，在不影響CPU工作的條件下，DMA速度目前已經(jīng)超過800Mbyte/s 。,C24x的CPU,C24x的片內(nèi)存儲器及總線,豐富的外設(peripherals),時鐘發(fā)生器(振蕩器與PLL)定時器(Timer)軟件可編程等待狀態(tài)發(fā)生器通用I/O同步串口(SSP)與異步串口(ASP)JTAG掃描邏輯電路(IEEE 1149.1標準)便于對DSP作片上的在線仿真和多DSP條件下的調(diào)試,C2x、C24x、C28

5、x稱為C2000系列，主要用于數(shù)字控制系統(tǒng) C54x、C55x稱為C5000系列，主要用于功耗低、便于攜帶的通信終端 C62x、C64x和C67x稱為C6000系列，主要用于高性能復雜的通信系統(tǒng)，如移動通信基站,TMS320C2000系列DSP,集成了Flash存儲器——能夠快速設計原型機及升級，不使用片外的EPROM，既提高速度，又降低成本高速A/D轉換器、CAN、SPI、SCI等比8bit或16b

6、it MCU速度更快、更靈活、功能更強、面向控制的微處理器C24x和C2xx系列的DSP，其CPU都是C2xLP,用于數(shù)字化控制,TMS320C5000系列DSP,IP電話機和IP電話網(wǎng)關數(shù)字式助聽器便攜式聲音/數(shù)據(jù)/視頻產(chǎn)品調(diào)制解調(diào)器手機和移動電話基站語音服務器數(shù)字無線電SOHO（小型辦公室和家庭辦公室）的語音和數(shù)據(jù)系統(tǒng),用于通信領域,C542的結構框圖,C54x芯片,TMS320C54x（簡稱’C54x）是 TI 公

7、司為實現(xiàn)低功耗、高速實時信號處理而專門設計的16位定點數(shù)字信號處理器，采用改進的哈佛結構，具有高度的操作靈活性和運行速度，適應于遠程通信等實時嵌入式應用的需要，現(xiàn)已廣泛地應用于無線電通信系統(tǒng)中。,’ C54x的引腳功能,TMS320C54x芯片采用CMOS制造工藝，整個系列的型號基本上都采用塑料或陶瓷四方扁平封裝形式（TQFP）。 不同的器件型號其引腳的個數(shù)有所不同。,TMS320C5402共有144個引腳：,電

8、源引腳時鐘引腳 控制引腳地址和數(shù)據(jù)引腳,串行口引腳 主機接口引腳通用I/O引腳 測試引腳,’C54x的內(nèi)部總線結構,TMS320C54x的結構是以8組16位總線為核心，形成了支持高速指令執(zhí)行的硬件基礎。,總線結構,,1組程序總線PB3組數(shù)據(jù)總線CB、DB、EB4組地址總線PAB、CAB、DAB、EAB,C54x的中央處理器CPU,CPU是DSP器件的核心部件，它的性能直接關系到DSP器件的性能。 ’C54x的CP

9、U采用了流水線指令執(zhí)行結構和相應的并行結構設計，使其能在一個指令周期內(nèi)，高速地完成多項算術運算。,CPU包括下列基本部件： ① 40位算術邏輯運算單元ALU； ② 2個40位的累加器A和B； ③ 支持-16~31位移位范圍的桶形移位寄存器； ④ 能完成乘法-加法運算的乘法累加器MAC； ⑤ 16位暫存寄存器T； ⑥ 16位轉移寄存器TRN； ⑦ 比較、選擇、存儲單元CSSU； ⑧ 指數(shù)譯碼器； ⑨ C

10、PU狀態(tài)和控制寄存器。,算術邏輯運算單元ALU,’C54x使用40位的算術邏輯運算單元和2個40位累加器，可完成寬范圍的算術邏輯運算。 ’C54x的大多數(shù)算術邏輯運算指令都是單周期指令，其運算結果通常自動送入目的累加器A或B。但在執(zhí)行存儲器到存儲器的算術邏輯運算指令時（如ADDM、ANDM、ORM和XORM），其運算結果則存入指令指定的目的存儲器。,ALU的功能框圖,,累加器A和B,’C54x芯片有兩個獨立的40位累加器A和B，

11、可以作為ALU或MAC的目標寄存器，存放運算結果，也可以作為ALU或MAC的一個輸入。 在執(zhí)行并行指令（LD||MAC）和一些特殊指令（MIN和MAX）時，兩個累加器中的一個用于裝載數(shù)據(jù)，而另一個用于完成運算。,桶形移位寄存器,TMS320C54x的40位桶形移位寄存器主要用于累加器或數(shù)據(jù)區(qū)操作數(shù)的定標。它能將輸入數(shù)據(jù)進行0~31位的左移和0~16位的右移。所移動的位數(shù)可由ST1中的ASM或被指定的暫存器T決定。,組成框圖,,

12、,,,① 多路選擇器MUX,MUX,MUX,MUX,② 符號控制SC,符號控制SC,符號控制SC,③ 移位寄存器,移位寄存器(-16~31),移位寄存器(-16~31),移位寄存器(-16~31),移位寄存器(-16~31),④ 寫選擇電路,寫選擇MSW/LSW,寫選擇MSW/LSW,寫選擇MSW/LSW,① 多路選擇器MUX,用來選擇輸入數(shù)據(jù)。,② 符號控制SC,用于對輸入數(shù)據(jù)進行符號位擴展。,③ 移位寄存器,用來對輸

13、入的數(shù)據(jù)進行定標和移位。,④ 寫選擇電路,用來選擇最高有效字和最低有效字。,在MAC單元中，專用加法器用來完成乘積項的累加運算。,專用加法器,,加法器零檢測器舍入器溢出/飽和邏輯電路,舍入器：用來對運算結果進行舍入處理，即將目標累加器中的內(nèi)容加上215，然后將累加器的低16位清零。,乘加單元MAC,’C54x的比較、選擇和存儲單元（CSSU）是一個特殊用途的硬件電路，專門用來完成Viterbi算法中的加法/比較/選擇（ACS）操

14、作。,,比較電路COMP,狀態(tài)轉移寄存器TRN,狀態(tài)比較寄存器TC,多路選擇器MUX,MUX,MUX,COMP,COMP,TRN,TRN,TC,TC,比較、選擇和存儲單元CSSU,CSSU單元主要完成累加器的高階位與低階位之間最大值的比較，即選擇累加器中較大的字，并存儲在數(shù)據(jù)存儲器中。,① 比較電路COMP將累加器A或B的高階位與低階位進行比較；,② 比較結果分別送入TRN和TC中，記錄比較結果以便程序調(diào)試；,③ 比

15、較結果輸出至寫選擇電路，選擇較大的數(shù)據(jù)；,④ 將選擇的數(shù)據(jù)通過總線EB存入指定的存儲單元。,工作過程：,指數(shù)編碼器EXP,指數(shù)編碼器是一個用于支持指數(shù)運算指令的專用硬件，可以在單周期內(nèi)執(zhí)行EXP指令，求累加器中數(shù)的指數(shù)值。,功能：求累加器中數(shù)據(jù)的指數(shù)值。 指數(shù)值=冗余符號位-8,CPU狀態(tài)和控制寄存器,’C54x提供三個16位寄存器來作為CPU狀態(tài)和控制寄存器，它們分別為：,狀態(tài)寄存器0（ST0）

16、 狀態(tài)寄存器1（ST1） 處理器模式狀態(tài)寄存器（PMST）,ST0和ST1主要包含各種工作條件和工作方式的狀態(tài)； PMST包含存儲器的設置狀態(tài)和其他控制信息。,1．狀態(tài)寄存器0（ST0）,主要反映處理器的尋址要求和計算機的運行狀態(tài)。,ST0的結構：,ARP,ARP：輔助寄存器指針。 用來選擇使用單操作數(shù)間接尋址時的 輔助寄存器AR0~AR7。,TC,TC：測試

17、/控制標志。 用來保存ALU測試操作的結果。,C,C：進位標志位。 用來保存ALU加減運算時所產(chǎn)生的進/借位。,OVA/B：累加器A/B的溢出標志。 用來反映A/B是否產(chǎn)生溢出。,DP,DP：數(shù)據(jù)存儲器頁指針。 用來與指令中提供的7位地址結合形成1個 16位數(shù)據(jù)存儲器的地址。,2．狀態(tài)寄存器1 (ST1),BRAF：塊重復操作標志位。 用來指示當前是否在執(zhí)行塊重復操作。 BRA

18、F=0 表示當前不進行重復塊操作； BRAF=1 表示當前正在進行塊重復操作。,CPL：直接尋址編輯方式標志位； 用來指示直接尋址選用何種指針。 CPL=0 選用數(shù)據(jù)頁指針DP的直接尋址； CPL=1 選用堆棧指針SP的直接尋址。,XF：外部XF引腳狀態(tài)控制位。 用來控制XF通用外部輸出引腳的狀態(tài)。 執(zhí)行SSBX XF=1 XF通用輸出引腳為1； 執(zhí)行RSBX

19、 XF=0 XF通用輸出引腳為0。,HM：保持方式位；響應HOLD信號時，指示 CPU是否繼續(xù)執(zhí)行內(nèi)部操作。 HM=0 CPU從內(nèi)部程序存儲器取指， 繼續(xù)執(zhí)行內(nèi)部操作。 HM=1 CPU停止內(nèi)部操作。,INTM：中斷方式控制位； 用于屏蔽或開放所有可屏蔽中斷。 INTN=0 開放全部可屏蔽中斷； INT

20、N=1 禁止所有可屏蔽中斷。,0：保留位，未被使用，總是讀為0。,OVM：溢出方式控制位； 用來確定累加器溢出時，對累加器的加載方式。 OVM=0 將運算的溢出結果直接加載到累加器中； OVM=1 當正溢出時，將007FFFFFFFH加載累加器； 當負溢出時，將FF80000000H加載累加器。,SXM：符號位擴展方式控制位；用來確定數(shù)據(jù) 在運算之前是否需要符號位擴展。 SXM=

21、0 數(shù)據(jù)進入ALU之前禁止符號位擴展； SXM=1 數(shù)據(jù)進入ALU之前進行符號位擴展。,C16：雙16位/雙精度算術運算方式控制位； 用來決定ALU的算術運算方式。 C16=0 ALU工作在雙精度算術運算方式； C16=1 ALU工作在雙16位算術運算方式。,FRCT：小數(shù)方式控制位； 用來確定乘法器的運算方式。 FRCT=1 乘法器的輸出左移一位，

22、 消除多余的符號位。,CMPT：間接尋址輔助寄存器修正方式控制位； 用來決定ARP是否進行修正。 CMPT=0 在進行間接尋址單操作數(shù)時，不修正ARP； CMPT=1 在進行間接尋址單操作數(shù)時，修正ARP。,ASM：累加器移位方式控制位。 為某些具有移位操作的指令設定一個從-16~15范圍內(nèi)的移位值。,主要反映處理器的尋址要求、計算初始狀態(tài)的設置、I/O及中斷的控制等。,3．存儲器模式

23、狀態(tài)寄存器PMST,主要設定和控制處理器的工作方式和存儲器的配置，反映處理器的工作狀態(tài)。,中斷向量指針,CPU工作方式選擇位,RAM重復占位標志,地址可見控制位,數(shù)據(jù)ROM映射選擇位,時鐘輸出選擇位,乘法飽和方式位,存儲飽和位,’C54x的存儲空間結構,’C54x共有192K字的存儲空間，分成 3個相互獨立可選擇的存儲空間：,? 64K字（16

24、位）的程序存儲空間； ? 64K字（16位）的數(shù)據(jù)存儲空間； ? 64K字（16位）的I/O空間。,程序存儲空間：用來存放要執(zhí)行的指令和指令執(zhí)行中所需要的系數(shù)表(數(shù)學用表)； 數(shù)據(jù)存儲空間：存放執(zhí)行指令所需要的數(shù)據(jù)； I/O存儲空間：用來提供與外部存儲器映射的接口，可以作為外部數(shù)據(jù)存儲空間使用。,所有’C54x芯片都含有片內(nèi)RAM和ROM。,片內(nèi)RAM,,SARAM,DARAM,—— 單尋址RAM,——

25、雙尋址RAM,DARAM：由存儲器內(nèi)的一些分塊組成。 每個DARAM塊在單周期內(nèi)能被訪問2次。,SARAM：由存儲器分塊組成。 每個SARAM塊在單周期內(nèi)只能被訪問1次。,,DARAM和SARAM既可以被映射到數(shù)據(jù)存儲空間用來存儲數(shù)據(jù)，也可以映射到程序空間用來存儲程序代碼。,片內(nèi)ROM：主要存放固化程序和系數(shù)表。一般構成程序存儲空間，也可以部分地映射在數(shù)據(jù)存儲空間。,’C54x片

26、內(nèi)存儲器資源配置,’C54x所有內(nèi)部和外部程序存儲器及內(nèi)部和外部數(shù)據(jù)存儲器分別統(tǒng)一編址。 內(nèi)部RAM總是映射到數(shù)據(jù)存儲空間，但也可映射到程序存儲空間。 ROM可以靈活地映射到程序存儲空間，同時也可以部分地映射到數(shù)據(jù)存儲空間。 存儲空間的任何一種存儲器都可以駐留在片內(nèi)或片外。,MP/MC位： =0，片內(nèi)ROM安排到程序空間 =1，片內(nèi)ROM不安排到程序空間OVLY位： =0，片內(nèi)RAM安排到數(shù)據(jù)空間 =1

27、，片內(nèi)RAM不安排到程序和數(shù)據(jù)空間DROM位： =0，片內(nèi)RAM不安排到數(shù)據(jù)空間 =1，部分片內(nèi)RAM安排到數(shù)據(jù)空間,,第2章 TMS320C54x的硬件結構,,,TMS320VC5416存儲器配置結構,,DROM=1 保留 DROM=0 外部存儲器,FF00HFFFFH,DROM=1 內(nèi)部ROMDROM=0 外部存儲器,F000HFEFFH,外部存儲器,8000HEFFFH,內(nèi)部DARAM(64K&#

28、215;16位字）,0080H7FFFH,暫存器SPRAM,0060H007FH,存儲器映像寄存器,0000H005FH,,,,,,,,,,地址,數(shù)據(jù)存儲空間,存儲器映像寄存器,在’C54x的數(shù)據(jù)存儲空間中，前80H個單元（數(shù)據(jù)頁0）包含有的CPU寄存器、片內(nèi)外設寄存器和暫存器。這些寄存器全部映射到數(shù)據(jù)存儲空間，稱作存儲器映像寄存器MMR。,存儲器映像寄存器MMR： ① CPU寄存器——特殊功能寄存器；

29、 ② 片內(nèi)外設寄存器； ③ 暫存器SPRAM。,特殊功能寄存器 功能：主要用于程序的運算處理和尋址方式的選 擇和設定。地址范圍：0000H~001FH。,’C5402的CPU寄存器共有26個，CPU訪問這些寄存器時，不需要插入等待時間。,包括串行口通信控制寄存器組、定時器定時控制寄存器組、時鐘周期設定寄存器組等。,?暫存器SPRAM 功能：用來暫存變量。地址范圍：0060H~007FH。,?外設寄存器

30、 功能：用來控制片內(nèi)外設電路的狀態(tài)和存放數(shù)據(jù)。 地址范圍：0020H~005FH。,存儲器映像寄存器,I/O空間,’C54x除了程序和數(shù)據(jù)存儲空間外，還提供了一個具有64K字的I/O空間。 主要用于對片外設備的訪問?？梢允褂幂斎胫噶頟ORTR和輸出指令PORTW對I/O空間尋址。,在對I/O空間訪問時，除了使用數(shù)據(jù)總線和地址總線外，還要用到IOTRB、IS和R/W控制線。,IOTRB和IS ：用于選通I/O空

31、間；,R/W：用于控制訪問方向(讀或?qū)?。,,,,,,,’C54x的片內(nèi)外設電路,’C54x器件除了提供哈佛結構的總線、功能強大的CPU以及大容量的存儲空間外，還提供了必要的片內(nèi)外部設備。 不同型號的’C54x芯片，所配置的片內(nèi)外設有所不同，這些片內(nèi)外設主要包括：,① 通用I/O引腳 ② 定時器 ③ 時鐘發(fā)生器 ④ 主機接口HPI,⑤ 串行通信接口 ⑥ 軟件可編程等待 狀態(tài)發(fā)生器

32、 ⑦ 可編程分區(qū)轉換邏輯,1．通用I/O引腳,’C54x芯片為用戶提供了兩個通用的I/O引腳。,XF：用于程序向外設傳輸標志信息。 通過此引腳的置位或復位，可以控制外設 的工作。,,2．定時器,’C54x的定時器是一個帶有4位預分頻器的16位可軟件編程減法計數(shù)器。 這個減法計數(shù)器每來1個時鐘周期自動減1，當計數(shù)器減到0時產(chǎn)生定時中斷。 通過編程設置特定的狀態(tài)可使定時器停止、恢復運行、復位

33、或禁止。,’C54x的定時器主要包括3個存儲器映像寄存器：,定時設定寄存器TIM 定時周期寄存器PRD 定時控制寄存器TCR,● 定時設定寄存器TIM 它是一個16位減法計數(shù)器，映射到數(shù)據(jù)存儲空間的0024H單元。復位或定時器中斷（TINT）時，TIM內(nèi)裝入PRD寄存器的值（定時時間），并進行自動減1操作。,● 定時周期寄存器PRD 16位的存儲器映像寄存器，位于數(shù)據(jù)存儲空間的00

34、25H單元，用來存放定時時間常數(shù)。每次復位或TINT中斷時，將定時時間裝入TIM寄存器。,● 定時控制寄存器TCR 16位的存儲器映像寄存器，位于數(shù)據(jù)存儲空間的0026H單元，用來存儲定時器的控制位和狀態(tài)位，包括定時器分頻系數(shù)TDDR、預標定計數(shù)器PSC、控制位TRB和TSS等。,,定時中斷的周期： CLKOUT×（TDDR＋1）×（PRD＋1）,,時鐘周期,,分頻系數(shù),,時鐘周期,3．時鐘發(fā)生器,主

35、要用來為CPU提供時鐘信號，由內(nèi)部振蕩器和鎖相環(huán)（PLL）電路兩部分組成。可通過內(nèi)部的晶振或外部的時鐘源驅(qū)動。 鎖相環(huán)電路具有頻率放大和信號提純的功能，利用PLL的特性，可以鎖定時鐘發(fā)生器的振蕩頻率，為系統(tǒng)提供高穩(wěn)定的時鐘頻率。 鎖相環(huán)能使時鐘源乘上一個特定的系數(shù)，得到一個比內(nèi)部CPU時鐘頻率低的時鐘源。,4．主機接口HPI,主機接口HPI是’C54x芯片具有的一種8位或16位的并行接口部件，主要用于DSP與其他總線或主

36、處理機進行通信。 HPI接口通過HPI控制寄存器（HPIC）、地址寄存器（HPIA）、數(shù)據(jù)鎖存器（HPID）和HPI內(nèi)存塊實現(xiàn)與主機通信。,① 接口所需要的外部硬件少； ② HPI單元允許芯片直接利用一個或兩個數(shù)據(jù)選通信號； ③ 有一個獨立或復用的地址總線； ④ 一個獨立或復用的數(shù)據(jù)總線與微控制單元MCU連接； ⑤ 主機和DSP可獨立地對HPI接口操作； ⑥ 主機和DSP握手可通過中斷方式來完成； ⑦ 主機

37、可以通過HPI直接訪問CPU的存儲空間，包括存 儲器映像寄存器。 ⑧ 主機還可以通過HPI接口裝載DSP的應用程序、接收 DSP運行結果或診斷DSP運行狀態(tài)。,主要特點：,5．串行通信接口,’C54x內(nèi)部具有功能很強的高速、全雙工串行通信接口，可以和其他串行器件直接接口。 四種串行口： 標準同步串行口SP 緩沖同步串行口BSP 時分多路串行口TDM

38、 多路緩沖串行口 McBSP,6．軟件可編程等待狀態(tài)發(fā)生器,功能：通過軟件設置，完成外部總線周期的擴展，從而方便地實現(xiàn)’C54x芯片與慢速的外部存儲器和I/O設備的接口。 在訪問外部存儲器時，軟件等待狀態(tài)寄存器（SWWSR）可為每32K字的程序、數(shù)據(jù)存儲單元塊和64K字的I/O空間確定0~14個等待狀態(tài)。,7．可編程分區(qū)轉換邏輯,可編程分區(qū)轉換邏輯也稱為可編程存儲器轉換邏輯。 當訪問過程跨越程序或數(shù)據(jù)存儲器邊界時，可編程

39、分區(qū)轉換邏輯會自動插入一個周期。 當存儲過程由程序存儲器轉向數(shù)據(jù)存儲器時，也會插入一個周期。 附加周期可以使存儲器在其他器件驅(qū)動總線之前允許存儲器釋放總線，以避免總線競爭。 轉換的存儲塊的大小由存儲器轉換寄存器（BSCR）確定。,TMS320C55x低功耗DSP,使用0.13μm銅互連和300mm硅片生產(chǎn)工藝，使得每片硅片的可切割芯片數(shù)目最多增加2.4倍，成本可減少六級。嵌入式低功耗高性能處理器。與C54x相

40、比，編程靈活性更大。,TMS320C6x CPU,L Unit (Logic)32/40-bit fixed point arithmetic and compare operations32/64-bit floating point arithmetic and compare operations(IEEE single and double precision)32-bit fixed point logical o

41、perationsFixed/floating point conversions64 to 32-bit floating point conversions,S Unit (Shifting)32-bit fixed point arithmetic operations32/40-bit shifts and 32-bit bit-fieldoperationsBranching and constant genera

42、tion32/64-bit floating point reciprocal, absolute value, compares, and 1/sqrt operations32 to 64-bit floating point conversions,M Unit (Multiply)16 x 16-bit fixed point multiplies24 x 24-bit fixed point multiplies32

43、 x 32-bit fixed point multiplies32 x 32-bit single precision floating point multiplies64 x 64-bit double precision floating point multiplies,D Unit (Data address operation)32-bit add, subtract, linear, and circular ad