第五章常用時(shí)序集成電路及其應(yīng)用

1、第五章 常用時(shí)序集成電路及其應(yīng)用,,第一節(jié) 計(jì)數(shù)器,第二節(jié) 寄存器,第三節(jié) 序列碼發(fā)生器,第四節(jié) 時(shí)序模塊的應(yīng)用,小結(jié),第一節(jié) 計(jì)數(shù)器,按進(jìn)位方式，分為同步和異步計(jì)數(shù)器。按進(jìn)位制，分為模2、模10和任意模計(jì)數(shù)器。按邏輯功能，分為加法、減法和可逆計(jì)數(shù)器。按集成度，分為小規(guī)模與中規(guī)模集成計(jì)數(shù)器。,用來(lái)計(jì)算輸入脈沖數(shù)目,計(jì)數(shù)器的分類(lèi),,,,動(dòng)畫(huà)計(jì)數(shù)器,,,,部分常用集成計(jì)數(shù)器,第一節(jié) 計(jì)數(shù)器,四位二進(jìn)制同步計(jì)數(shù)器,,,,第一節(jié) 計(jì)

2、數(shù)器,四位二進(jìn)制可逆計(jì)數(shù)器,中規(guī)模異步計(jì)數(shù)器,一、四位二進(jìn)制同步計(jì)數(shù)器,（二） 四位二進(jìn)制同步計(jì)數(shù)器74163,（一） 四位二進(jìn)制同步計(jì)數(shù)器74161,（三） 74161/74163功能擴(kuò)展,,,,（一）四位二進(jìn)制同步計(jì)數(shù)器74161,內(nèi)部由四個(gè)主從JK觸發(fā)器和控制電路構(gòu)成。,邏輯符號(hào),,,,,CO,CP,符號(hào)中LD端為有效時(shí)，此端引入線(xiàn)為低時(shí)，且時(shí)鐘CP上升沿時(shí)，將輸入端數(shù)字送到輸出端。同步預(yù)置。,時(shí)鐘輸入信號(hào)用CP表示。,,,,當(dāng)C

3、P上升沿, 并且CTT和CTP 有效時(shí)，計(jì)數(shù)器加1計(jì)數(shù)。,CTP、CTT：可作為使能端和多片級(jí)聯(lián)使用。,當(dāng)Q3 Q2 Q1 Q0=1111 時(shí)，且CTT等于1時(shí), 控制輸出端CO輸出有效高電平。,,,,CO,,,,,,,,,,,74161,R,,LD,,CTT,CTP,CP,,,,,,Q0Q1Q2Q3,D0D1D2D3,CO,74161外引線(xiàn)功能端排列圖,（一）四位二進(jìn)制同步計(jì)數(shù)器74161,74161功能表,,,,用VHD

4、L實(shí)現(xiàn)74161,,,,LIBRARY IEEEUSE IEEE.std_logic_1164.all;USE IEEE.std_logic_arith.all;ENTITY v74LS161 IS PORT (CP,CR_L,LD_L,CTP,CTT:IN STD_LOGIC; D:IN UNSIGNED (3 DOWNTO 0); Q:OUT UNSIGNED (3 DOWNTO 0

5、); CO:OUT STD_LOGIC);END v74LS161;ARCHITECTURE v74LS161_arch OF v74LS161 IS SIGNAL IQ: UNSIGNED (3 DOWNTO 0);BEGIN PROCESS (CP,CTT,CR_L),中間信號(hào)IQ是為了交換中間數(shù)據(jù)。如果直接用輸出Q，那么定義的輸出必須為緩沖而不是輸出。,（一）四位二進(jìn)制同步計(jì)數(shù)器74161,BEG

6、IN IF CR_L=’0’ THEN IQ ‘0’); END IF; IF (CP’EVENT AND CP=’1’) THEN IF LD_L=’0’ THEN IQ <= D; ELSIF (CTT AND CTP)=’1’ THEN IQ <= IQ+1 END IF; IF (IQ=15) AND (CTT=’1

7、’) THEN CO <= ‘1’; ELSE CO <= ‘0’; END IF; END IF； Q <=IQ; END PROCESS;END v74LS161_arch;,CR_L表示清零信號(hào)且為低電平有效。,CP上升沿有效。,（二）四位二進(jìn)制同步計(jì)數(shù)器74163,74163功能表,74161功能表,,,,↑,(1)外引線(xiàn)排列和 74161相同

8、。,(2)置數(shù)，計(jì)數(shù)，保持功能與74161相同。,(3)清零功能與74161不同。,特點(diǎn)：,比較四位二進(jìn)制同步計(jì)數(shù)器,同步預(yù)置保持計(jì)數(shù),同步預(yù)置保持計(jì)數(shù),,,,異步清零 同步清零,連接成任意模M 的計(jì)數(shù)器,(1) 同步預(yù)置法,(2) 反饋清零法,(3) 多次預(yù)置法,(三）74161/ 74163功能擴(kuò)展,,,,1,態(tài)序表 計(jì)數(shù) 輸 出 N Q3 Q2 Q1 Q0 0 0

9、 1 1 0 1 0 1 1 1 2 1 0 0 0 3 1 0 0 1 4 1 0 1 0 5 1 0 1 1 6 1 1 0 0 7 1 1 0 1 8

10、 1 1 1 0 9 1 1 1 1,例1:設(shè)計(jì)一個(gè)M=10的計(jì)數(shù)器。,方法一: 采用后十種狀態(tài),,,CO=1,,,,0,(1) 同步預(yù)置法,,,,,,,,CO,CP,f,1,1,,f/10,例2: 同步預(yù)置法設(shè)計(jì) M=24 計(jì)數(shù)器。,,,,,,,,,,0001,1000,0,,1000,0000,,,（24）10=（11000）2,初態(tài)為：0000 000

11、1,,,,,終態(tài)：00011000,,,,,,,,,,,,,0000,1000,連接成任意模M 的計(jì)數(shù)器,(1) 同步預(yù)置法,(2) 反饋清零法,(3) 多次預(yù)置法,,,,(三）74161/ 74163功能擴(kuò)展,例3: 分析圖示電路的功能。,,,,,0 0 0 0 01 0 0 0 12 0 0 1 03

12、 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 110 1 0 1 011

13、 1 0 1 112 1 1 0 0,采用74161,,,,,0,0000,（2）反饋清零法,態(tài)序表 N Q3 Q2 Q1 Q0,,,,連接成任意模M 的計(jì)數(shù)器,（1）同步預(yù)置法,（2）反饋清零法,（3）多次預(yù)置法,（三）74161/74163功能擴(kuò)展,,,,,,,M=10 計(jì)數(shù)器,態(tài)序表 N Q3 Q2

14、 Q1 Q00 0 0 0 0,例4: 分析電路功能。,,,2 0 1 0 13 0 1 1 04 0 1 1 15 1 0 0 0,7 1 1 0 18 1 1 1 09

15、 1 1 1 1,1 0 1 0 0,6 1 1 0 0,,,,,,,,,,,,,,,,,例5：用VHDL語(yǔ)言設(shè)計(jì)多次預(yù)置的十進(jìn)制電路。,LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;,ENTITY COUNT10 IS;

16、 PORT(CLK:IN STD_LOGIC; DATE_OUT:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);END COUNT10;,,,,,,,例5：用VHDL語(yǔ)言設(shè)計(jì)多次預(yù)置的十進(jìn)制電路。,WAIT UNTIL CLK’EVENT AND CLK=‘1’ ; IF TEMP=“1111” THEN TEMP=“0000” ELSIF

17、 TEMP(2)=‘0’ THEN TEMP(2 DOWNTO 0):=“100”; ELSE TEMP:=TEMP+1; END IF;DATE_OUT<=TEMP;,計(jì)數(shù)到Q2=‘0’狀態(tài)時(shí)，則呈置數(shù)狀態(tài)，下一個(gè)脈沖到來(lái)后，置Q2Q1Q0=“100”，Q3維持不變。,其它情況按照8421碼計(jì)數(shù)。,計(jì)數(shù)到1111狀態(tài)時(shí)，下一個(gè)脈沖回到0000狀態(tài)。,若干片同步計(jì)數(shù)器組成同步計(jì)數(shù)鏈時(shí)，就要利用計(jì)數(shù)控制

18、端CTT、CTP傳遞進(jìn)位信號(hào)。,（4）同步計(jì)數(shù)器的級(jí)聯(lián),,,,三、中規(guī)模異步計(jì)數(shù)器,二、四位二進(jìn)制可逆計(jì)數(shù)器,一、四位二進(jìn)制同步計(jì)數(shù)器,,,,第二節(jié) 計(jì)數(shù)器,3和G3相關(guān)聯(lián)。,D ? A:數(shù)據(jù)輸入，從高位?低位。QD ? QA :數(shù)據(jù)輸出， 從高位?低位。,1. 邏輯符號(hào),二、四位二進(jìn)制可逆計(jì)數(shù)器74193,R=1時(shí)，高電平有效，輸出清零。 只要DN為高電平有效，UP上升沿到時(shí)，加1計(jì)數(shù)。反之， 只要UP 高電平有效

19、， DN上升沿到時(shí)，減1計(jì)數(shù)。 即雙時(shí)鐘輸入。,,減到最小值時(shí)產(chǎn)生借位信號(hào)QCB=0,加到最大值時(shí)產(chǎn)生進(jìn)位信號(hào)QCC=0,,,,,74193功能表,,,,二、四位二進(jìn)制可逆計(jì)數(shù)器74193,—— 連接成任意模M 的計(jì)數(shù)器,(1) 接成M<16的計(jì)數(shù)器,(2) 接成M>16的計(jì)數(shù)器,2. 74193功能擴(kuò)展,,,,二、四位二進(jìn)制可逆計(jì)數(shù)器74193,0 0 1 1 01 0

20、 1 1 12 1 0 0 03 1 0 0 14 1 0 1 05 1 0 1 16 1 1 0 07 1 1 0 18 1 1 1 09

21、 1 1 1 1,例6：用74193設(shè)計(jì)M=9 計(jì)數(shù)器。,方法一:采用異步預(yù)置、加法計(jì)數(shù),（1）接成M<16的計(jì)數(shù)器,,,,,,,,,,,態(tài)序表 N QD QC QB QA,,,,01f,0110,方法二:采用異步預(yù)置、減法計(jì)數(shù),01 0 0 111 0 0 020 1 1 130 1 1

22、 040 1 0 150 1 0 060 0 1 170 0 1 080 0 0 190 0 0 0,,,,,,例7：用74193設(shè)計(jì)M=9 計(jì)數(shù)器。,態(tài)序表N QD QC QB QA,（1）接成M<16的計(jì)數(shù)器,,,,,,,,,0f 1,1001,—— 連接成任意

23、模M 的計(jì)數(shù)器,(1) 接成M<16的計(jì)數(shù)器,(2) 接成M>16的計(jì)數(shù)器,2. 74193功能擴(kuò)展,,,,二、四位二進(jìn)制可逆計(jì)數(shù)器74193,例8: 用74193設(shè)計(jì)M=147 計(jì)數(shù)器。,方法一:采用異步清零、加法計(jì)數(shù)。,M = (147)10 =(10010011)2需要兩片74193,,,,（2）接成M>16的計(jì)數(shù)器,,,,1100,1001,,0000,0000,M = (147)

24、10 =(10010011)2,1001,1100,,,,,,,,1100,1001,例9:用74193設(shè)計(jì)M=147 計(jì)數(shù)器,（2）接成M>16的計(jì)數(shù)器,,,,三、中規(guī)模異步計(jì)數(shù)器,二、四位二進(jìn)制可逆計(jì)數(shù)器,一、四位二進(jìn)制同步計(jì)數(shù)器,,,,第二節(jié) 計(jì)數(shù)器,(1) 觸發(fā)器A：模2 CPA入QA出(2) 觸發(fā)器B、C、D：模5異步計(jì)數(shù)器。 CPB 入QD ? QB出,1 . 邏輯符號(hào),三、

25、異步計(jì)數(shù)器74290,S9（1）、S9（2）有效。 不管R0（1）、R0（2）是否有效，數(shù)據(jù)輸出端為1001。,S9（1）、S9（2）有一個(gè)無(wú)效。 R0（1）、R0（2）輸入高電平，數(shù)據(jù)輸出端清零。,0000,(3)計(jì)數(shù)：當(dāng)R0（1）、R0（2）及S9（1）、S9（2）有低電平時(shí)，且當(dāng)有CP下降沿時(shí)，即可以實(shí)現(xiàn)計(jì)數(shù)。,,,,,,,三、異步計(jì)數(shù)器74290,例 1：采用74290 設(shè)計(jì)M=6計(jì)數(shù)器。,方法一：利用R端,00

26、 0 0 011 0 0 020 1 0 031 1 0 040 0 1 051 0 1 060 1 1 0,,,,,,0110,0000,,,,,,M=6 態(tài)序表N QA QB QC QD,,,,,,,,,,,例 2：采用74290 設(shè)計(jì)M=7計(jì)數(shù)器。,M=7

27、態(tài)序表 N QA QB QC QD00 0 0 011 0 0 020 1 0 031 1 0 040 0 1 051 0 1 060 1 1 071 0 0 1,方法二：利用S 端,,,,,,,,,,,,,,,,,,,,0110,10

28、01,CPA,CPB,例 3：用74290 設(shè)計(jì)M=10計(jì)數(shù)器。,M=10 態(tài)序表 NQAQDQC QB00 0 0 010 0 0 120 0 1 030 0 1 140 1 0 051 0 0 061 0 0 171 0 1 081 0

29、 1 191 1 0 0,要求：采用5421碼計(jì)數(shù),,,,,,,,,,,,,,,,f,,例 4：用74290 設(shè)計(jì)M=88計(jì)數(shù)器。,方法三：采用兩片74290級(jí)聯(lián),,,,,,,,,,,,,0,1,,,,寄存器移位寄存器,單向移位寄存器,雙向移位寄存器,第三節(jié) 寄存器,用來(lái)存放數(shù)據(jù),一、寄存器的分類(lèi),,,,R=0時(shí)，表示此信號(hào)為低電平時(shí)，四個(gè)觸發(fā)器的輸出為零，是異步清除。,,,（一）中規(guī)模寄存器741

30、75,四個(gè)觸發(fā)器構(gòu)成的寄存器。,CP信號(hào)是時(shí)鐘，且上升沿有效。,1.邏輯符號(hào),2.功能,二、寄存器,,,假設(shè)4是低位寄存器，1是高位寄存器。,,,,,由D觸發(fā)器的特性方程可知：,,,,欲存入數(shù)碼1011：,采用串行輸入 只有一個(gè)數(shù)據(jù)輸入端,？,解決的辦法：,在 4個(gè)移位脈沖的作用下 ，依次送入數(shù)碼。,左移寄存器：,先送高位，后送低位。,右移寄存器：,先送低位，后送高位。,,由于該電路為一左移寄存器，數(shù)碼輸入順序?yàn)椋?1,,0,,1

31、,,1,,,,欲存入數(shù)碼1011，即D1D2D3D4= 1011,,,,,,,,,,2. 功能,1. 邏輯符號(hào),（二）四位單向移位寄存器74195,Q3溢出,,,,,74195功能表,（二）四位單向移位寄存器74195,0,1,Q0,,,,2. 功能,1. 邏輯符號(hào),（三）四位雙向移位寄存器74194,(3) 保持：MA和MB為低電平時(shí)，，保持輸出狀態(tài)不變。,,,（三）四位雙向移位寄存器74194,,,,74194功能表,,,1,0,1

32、,0,用VHDL程序?qū)崿F(xiàn)8位移位寄存器,,,,定義一個(gè)中間信號(hào)IQ,,（三）四位雙向移位寄存器74194,,,,2. 環(huán)形計(jì)數(shù)器,1. 數(shù)據(jù)轉(zhuǎn)換,3. 扭環(huán)形計(jì)數(shù)器,4. 分頻器,（四）寄存器的應(yīng)用,,,,1.七位串行?并行轉(zhuǎn)換,CP,,,,,,,,,,,,,,,,1,,,,,,,1,并行送數(shù),清零,1 D0 0 1 1 1 1 1

33、 1 1,,,,,,0,0,右移,2 D1 D0 0 1 1 1 1 1 1,0,右移,串行?并行,,,,七位并行?串行,,,,0,1,并行送數(shù),啟動(dòng),2 1 0 D0 D1 D2 D3 D4

34、 D5 1,,,,,,0,右移,3 1 1 0 D0 D1 D2 D3 D4 1,0,右移,直到Q5Q4 Q3Q2 Q1Q0=111111,,,,例1：用74195構(gòu)成M=4的環(huán)形計(jì)數(shù)器。,,,,2.環(huán)形計(jì)數(shù)器,,,,,,,,,,,,,,,,,K,,,,,1,LOAD,CP,Q0,Q1,Q2

35、,Q3,1,,,,,Q3,,,J,0,0,0,,,,,,,,啟動(dòng),１　　?。啊　　。啊　　。?０　　?。薄　　。啊　　。埃啊　　。啊　　。薄　　。埃啊　　。啊　　。啊　　。?（2）判斷觸發(fā)器個(gè)數(shù)： 計(jì)數(shù)器的模Ｍ＝ n(n為移位寄存器的個(gè)數(shù))。,,,,1,,,,1 0 0 0 1 1 0 0 1 1

36、1 0 1 1 1 1 0 1 1 1 0 0 1 1 0 0 0 1,例2：設(shè)計(jì)一M=8的扭環(huán)形計(jì)數(shù)器。,,,,,,,,,,,,,,,,,K,,,,,CP,Q0,Q1,Q2,Q3,,,,,Q3,,,J,,,,,,,啟動(dòng),0

37、 ０ ０　 ?。?（2）判斷觸發(fā)器個(gè)數(shù)： 計(jì)數(shù)器的模Ｍ＝2 n (n為移位寄存器的位數(shù))。,,,,分頻器,,,,第四節(jié) 序列碼發(fā)生器,一、反饋型序列碼發(fā)生器,二、計(jì)數(shù)器型序列碼發(fā)生器,按一定規(guī)則排列的周期性串行二進(jìn)制碼。,任意長(zhǎng)度的序列碼,,,,一、反饋型最長(zhǎng)線(xiàn)性序列碼發(fā)生器,反饋移位型序列碼發(fā)生器是由移位寄存器和組合反饋電路組成。,,,,工作在左移操作狀態(tài) 。,態(tài)序表N Q0 Q1

38、Q2 Q3 DSL,0 0 1 1 1 11 1 1 1 1 02 1 1 1 0 03 1 1 0 0 14 1 0 0 1 15 0 0

39、 1 1 1,在時(shí)鐘脈沖作用下，Q3輸出…110011110011…。,,,,在上述序列信號(hào)中，110011是一個(gè)循環(huán)周期，其循環(huán)長(zhǎng)度S=6。如果由不同的Q端輸出，其序列中1和0的排列相同，僅是初始相位不同。,二、計(jì)數(shù)器型序列碼發(fā)生器,2.按要求設(shè)計(jì)組合輸出電路。,計(jì)數(shù)器+組合輸出電路,（一）電路組成,（二）設(shè)計(jì)過(guò)程,1. 根據(jù)序列碼的長(zhǎng)度S設(shè)計(jì)模S計(jì)數(shù)器，狀態(tài)可以自定。,,,,例3：設(shè)計(jì)一產(chǎn)生110001001

40、110序列碼發(fā)生器。,第一步：設(shè)計(jì)計(jì)數(shù)器 （1）序列長(zhǎng)度S=12，可以設(shè)計(jì)模12計(jì)數(shù)器。（2）選用74161。（3）采用同步預(yù)置法。（4）設(shè)定有效狀態(tài)為 QDQCQBQA=0100～1111。,二、計(jì)數(shù)器型序列碼發(fā)生器,,,,第二步：設(shè)計(jì)組合電路,（1）列出真值表,（2）卡諾圖化簡(jiǎn),（3）采用8輸入數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)：,,,,二、計(jì)數(shù)器型序列碼發(fā)生器,,若對(duì)應(yīng)的方格內(nèi) 有0也有1，則應(yīng)為1格對(duì)應(yīng)的輸入變量的積之和（此積之和

41、式中只能含余下的變量）。,若對(duì)應(yīng)于選擇器卡諾圖的方格內(nèi)全為1，則此Di= 1；反之，若方格內(nèi)全為0，則Di = 0。,與函數(shù)的卡諾圖比較，可確定相應(yīng)的數(shù)據(jù)輸入Di。,,,,二、計(jì)數(shù)器型序列碼發(fā)生器,八選一選擇器實(shí)現(xiàn)函數(shù)：地址邏輯變量A2A1A0D,QDQCQB — A2A1A0 QA -- D,,D0=D1=D3=D5=0,D2=D6=1,D4 = QA,,,,,第三步：畫(huà)電路圖,,,,二、計(jì)數(shù)器型序列碼發(fā)生器,,,,,,,,,

42、,,,,,三、反饋型最長(zhǎng)線(xiàn)性序列碼發(fā)生器 (m序列碼發(fā)生器),2. 電路組成：移位寄存器 + 異或反饋電路,1. 最長(zhǎng)線(xiàn)性序列碼長(zhǎng)度： S=2n-1,3. 設(shè)計(jì)過(guò)程:,(1) 根據(jù)S=2n-1，確定n (2) 再查表5.4.3可得反饋函數(shù) f(Q)(3) 畫(huà)電路圖(4) 加防全0裝置,,,,例4：設(shè)計(jì)S = 7的m序列碼發(fā)生器。,第一步：根據(jù)S=2n-1，確定n =3。第二步：查表5.4.3可得反饋函數(shù)：f(Q)=Q2⊕Q3

43、(即74194的DSR= Q1⊕Q2)。第三步：畫(huà)電路圖。,,,,第四步：加全0校正項(xiàng),三、反饋型最長(zhǎng)線(xiàn)性序列碼發(fā)生器 (m序列碼發(fā)生器),第五步：畫(huà)電路圖,,,,三、反饋型最長(zhǎng)線(xiàn)性序列碼發(fā)生器 (m序列碼發(fā)生器),例4：設(shè)計(jì)S = 7的m序列碼發(fā)生器。,數(shù)字電子鐘是一種直接用數(shù)字顯示時(shí)間的計(jì)時(shí)裝置，一般由晶體振蕩器、分頻器、計(jì)數(shù)器、譯碼器、顯示器、校時(shí)電路和電源等部分組成。,第五節(jié) 時(shí)序模塊的應(yīng)用,,,,本章討論了幾種常用的時(shí)序模

44、塊，如計(jì)數(shù)器、寄存器、移位寄存器以及由它們組成的序列信號(hào)發(fā)生器等。 計(jì)數(shù)器可分為同步、異步兩種；同步計(jì)數(shù)器的工作頻率高，異步計(jì)數(shù)器電路簡(jiǎn)單。 移位寄存器分為左移、右移及雙向。,小 結(jié),,,,（1）熟練讀懂中規(guī)模時(shí)序模塊的功能表； （2）熟練掌握中規(guī)模模塊電路的功能擴(kuò)展； （3）具備應(yīng)用時(shí)序模塊及組合電路構(gòu)成給定邏輯功能電路的能力。,本章重點(diǎn),,,,自我檢測(cè)：5.3，5.5，5.6，5.1