畢業(yè)設計---基于單片機的對機車運行的監(jiān)控設計

1、<p><b>　　目錄</b></p><p><b>　　前言1</b></p><p><b>　　1緒論2</b></p><p>　　1.1 列車運行監(jiān)控系統(tǒng)在行業(yè)的應用3</p><p>　　1.2 系統(tǒng)的基本結(jié)構(gòu)4</p><

2、p>　　1.3 系統(tǒng)信息處理工作流程4</p><p>　　1.3.1 列車號輸入4</p><p>　　1.4 設計的要求和目的5</p><p>　　1.4.1 設計的基本要求5</p><p>　　1.4.2 設計的目的5</p><p>　　1.4.3 設計方案的確定5</p>

3、<p>　　1.5監(jiān)控主機實現(xiàn)的功能6</p><p>　　2 監(jiān)控主機系統(tǒng)中核心芯片的選擇7</p><p>　　2.1 8097BH芯片的主要特點7</p><p>　　2.1.1 8097BH是16位的單片機7</p><p>　　2.1.2 A/D轉(zhuǎn)換器7</p><p>　　2.1.3 脈

4、寬調(diào)制7</p><p>　　2.1.4 指令系統(tǒng)8</p><p>　　2.1.5 計時器8</p><p>　　2.1.6 高速輸入/輸出控制器8</p><p>　　2.1.7 輸入/輸出口8</p><p>　　2.1.8 中斷源9</p><p>　　2.1.9 監(jiān)視定時器

5、9</p><p>　　2.1.10 全雙工串行口9</p><p>　　2.2 引腳說明：10</p><p>　　3 監(jiān)控主機電路中外圍芯片的選擇12</p><p>　　3.1 8097系統(tǒng)及其總線上的外圍芯片12</p><p>　　3.1.1 可編程邏輯芯片13</p><p&

6、gt;　　3.1.2 地址鎖存器14</p><p>　　3.1.3 總線驅(qū)動器15</p><p>　　3.1.4 發(fā)光二極管的驅(qū)動器16</p><p>　　3.1.5 程序存儲器17</p><p>　　3.1.6 靜態(tài)存儲器18</p><p>　　3.1.7 日歷時鐘19</p>&

7、lt;p>　　3.1.8 備用電池供電電路20</p><p>　　3.2 模擬及數(shù)字輸入/輸出接口電路設計21</p><p>　　3.3 電源電壓監(jiān)視電路23</p><p>　　3.4 晶振電路24</p><p>　　3.5 數(shù)字量輸入板電路設計26</p><p>　　3.5.1 光電隔離和電

8、平轉(zhuǎn)換電路26</p><p>　　3.5.2 并行輸入口電路27</p><p>　　4 抗干擾分析28</p><p>　　4.1 單片機的各部分對干擾信號的反應29</p><p>　　4.1.1 中央處理器CPU29</p><p>　　4.1.2 特殊功能寄存器SFR29</p>&

9、lt;p>　　4.1.3 存儲器MEM29</p><p>　　4.2 軟件補償措施30</p><p>　　4.2.1 主動初始化30</p><p>　　4.2.2 數(shù)據(jù)冗余化30</p><p>　　4.2.3 重復執(zhí)行30</p><p>　　4.2.4 重要數(shù)據(jù)的保護和恢復31</p&

10、gt;<p>　　4.3電路各組成部分的抗干擾分析31</p><p>　　4.3.1 輸入輸出通道31</p><p>　　4.3.2 鍵盤接口32</p><p>　　4.3.3 復位電路33</p><p>　　4.4 單片機測控系統(tǒng)抗干擾設計34</p><p>　　4.4.1 單片機測

11、控系統(tǒng)的抗干擾措施34</p><p>　　4.4.2軟件抗干擾措施35</p><p>　　4.5 單片機系統(tǒng)中的硬件抗干擾37</p><p>　　4.5.1 抑制干擾源常用措施37</p><p>　　4.5.2 切斷干擾傳播途徑措施37</p><p>　　4.5.3 提高敏感器件的抗干擾性能38&

12、lt;/p><p>　　5 經(jīng)濟技術(shù)分析39</p><p><b>　　6 結(jié)論40</b></p><p><b>　　前言</b></p><p>　　近年來世界鐵路在高速技術(shù)、重載技術(shù)、管理技術(shù)、安全技術(shù)和信息技術(shù)等方面取得了重大進展。而加快我國鐵路科技進步，實現(xiàn)鐵路現(xiàn)代化，關(guān)鍵是科技，基礎

13、在教育。提高電力機車的質(zhì)量于性能，直接關(guān)系到我國鐵路現(xiàn)代化的進程。改革開放以來，我國高速增長的經(jīng)濟帶動大量的鐵路客流，加之近年來中國旅游市場升溫，出行人數(shù)連年翻增。越來越多的人乘坐列車就對電力機車的安全性能要求也就越高，列車監(jiān)控記錄裝置的作用越來越明顯。它不僅能夠根據(jù)機車信號狀態(tài)控制列車運行速度，而且在設備出現(xiàn)故障時蜂鳴器發(fā)出警報聲提醒工作人員等等，明顯的提高了列車的安全性能。電力機車運行監(jiān)控記錄裝置，是一種適用于裝有移頻，交流計數(shù)，極

14、頻或雙頻機車信號和電動緊急制動放風閥，適用于自動閉塞區(qū)段或半自動閉塞區(qū)段的各型電力機車和內(nèi)燃機車。</p><p>　　隨著科學技術(shù)的迅猛發(fā)展，人們的生產(chǎn)行為、生活方式都發(fā)生了重大的變化，作為生活生產(chǎn)中非常重要的一項技術(shù)電力機車監(jiān)控技術(shù)的重要性正在逐漸被人們所認識和重視。早期的電力機車監(jiān)控系統(tǒng)，采用大型儀表集中對各個重要設備的狀態(tài)進行監(jiān)視，并通過操作盤來進行集中式操作。而計算機監(jiān)控系統(tǒng)是以監(jiān)測控制計算機為主體，加

15、上檢測裝置、執(zhí)行機構(gòu)與被監(jiān)測控制的對象(生產(chǎn)過程)共同構(gòu)成的整體。在該系統(tǒng)中，計算機實現(xiàn)了生產(chǎn)過程的檢測、監(jiān)督和控制功能。在現(xiàn)代企業(yè)的生產(chǎn)和管理中，大量的物理量、環(huán)境參數(shù)、工藝數(shù)據(jù)、特性參數(shù)需要進行實時檢測、監(jiān)督管理和自動控制。</p><p>　　由于工業(yè)生產(chǎn)過程控制要求的高環(huán)境適應性、高實時性、和高可靠性等特點，自動控制與檢測技術(shù)一直沿著自己的道路發(fā)展，測控領(lǐng)域所使用的通信技術(shù)都自成體系，許多通信協(xié) 議不開放

16、，而且大多數(shù)系統(tǒng)都是面向單臺，或單一類型的設備。 隨著生產(chǎn)力的進步，設備的分布越來越離散單一的，各自獨立的監(jiān)測系統(tǒng)已不能適應工業(yè)化的需求，于是便產(chǎn)生了專門為電力機車服務的運行監(jiān)控系統(tǒng)。本設計的目的是實現(xiàn)列車的控制，速度監(jiān)控控制，信號突變的處理等等。所以對于列車運行監(jiān)控記錄裝置的設計研究是非常有實際意義的。</p><p>　　本設計主要將對于監(jiān)控主機各部分元件、信號調(diào)整板、數(shù)字量的輸入/輸出板進行設計研究。<

17、;/p><p><b>　　1 緒論</b></p><p>　　列車運行監(jiān)控系統(tǒng)(AST)是列車運行控制系統(tǒng)的重要組成部分，監(jiān)控系統(tǒng)是由系統(tǒng)通信、信息顯示、列車跟蹤、進路控制、計劃管理、人機界面、實績記錄和統(tǒng)計報表等子系統(tǒng)組成，完成的主要功能：</p><p>　　(1)調(diào)度區(qū)段內(nèi)列車運行情況集中監(jiān)視與控制；</p><p&g

18、t;　　(2)監(jiān)測進路控制列車間隔控制設備工作；</p><p>　　(3)按行車計劃自動控制道旁信號設備接發(fā)列車；</p><p>　　(4)自動記錄列車運行實跡；</p><p>　　(5)自動生成時刻表、顯示、修改和優(yōu)化；</p><p>　　(6)運行數(shù)據(jù)統(tǒng)計及報表自動生成。</p><p>　　在這6項功能中

19、，列車運行實跡的自動紀錄的車次追蹤模塊是一個承上啟下的關(guān)鍵模塊，是使整個系統(tǒng)就從一個只能監(jiān)視現(xiàn)場股道、信號等變化的開環(huán)系統(tǒng)，轉(zhuǎn)變?yōu)橐粋€顯示調(diào)度區(qū)段內(nèi)列車運行情況，系統(tǒng)根據(jù)現(xiàn)場列車運行狀況自動生成相應計劃圓滿執(zhí)行計劃的閉環(huán)系統(tǒng)。由此可見，列車追蹤軟件作為本系統(tǒng)的一個后臺模塊，沒有圖像顯示，易被他人忘卻，但其重要性不容忽視，其結(jié)果的準確性將會嚴重影響整個ATS的工作情況。</p><p>　　隨著我國旅客列車提速范圍

20、越來越大，運行速度越來越高，途中停靠站少，確保旅客列車運行安全的任務十分艱巨。在運行中及時發(fā)現(xiàn)和防止故障的發(fā)生和擴大，并采用相應信息化檢修作業(yè)，成為目前保證旅客列車運行安全急需解決的問題。車輛運行中基礎制動系統(tǒng)作用是否良好，車輛轉(zhuǎn)向架性能是否惡化，車輛供電系統(tǒng)是否處于安全狀態(tài)，防滑器工作狀態(tài)是否正常，有無擦傷超限的車輪，空氣彈簧工作狀態(tài)，軸承溫度是否超限報警，配電室等重點防火部位有無火災險情等等。這些涉及列車運行中安全的問題都必須在運行

21、狀態(tài)下及時發(fā)現(xiàn)并采取相應對策，才能使旅客列車運行安全得到保證。對上述危及旅客列車運行安全主要因素進行實時監(jiān)測診斷、記錄和存儲，集中顯示和報警，故障定位指導維修；運行中車載“行車安全監(jiān)控系統(tǒng)”通過無線通信裝置與地面數(shù)據(jù)管理與專家系統(tǒng)雙向通信并和局域網(wǎng)聯(lián)網(wǎng)，實現(xiàn)客車運行狀態(tài)的信息化監(jiān)控和運用狀態(tài)的動態(tài)檢修與管理。</p><p>　　70年代，研發(fā)鐵路行車指揮自動化系統(tǒng)的重點單位-鐵科院通號所已發(fā)現(xiàn)此工作的重要性，曾

22、投入大量人力物力進行研究。但由于條件所限，只能采用軟件的方法實行列車追蹤。其主要工作原理如下：在計算機內(nèi)以雙向鏈表、二叉樹等數(shù)據(jù)結(jié)構(gòu)模擬現(xiàn)場情況，以軌道電路作為列車跟蹤單位，用列車車次作為列車在計算機內(nèi)的映像，以檢查現(xiàn)場信號狀態(tài)變化情況作為判斷列車移動的依據(jù)。列車在現(xiàn)場按跟蹤單位移動一個位置，計算機內(nèi)的車次也相應移動一個存儲位置，即從一個車次存儲單元移到另一個車次存儲單元，從而在計算機內(nèi)實現(xiàn)了模擬列車在現(xiàn)場的運行情況。在理想情況下，從現(xiàn)

23、場收到的股道、道岔、信號燈信息齊全，時序也正確，調(diào)度工作相對簡單，追蹤軟件可以正常工作。</p><p><b>　　但實際情況是：</b></p><p>　　(1)鐵路運輸以提高運能為主要目標，鐵路為客貨混運，中間站較多，車站結(jié)構(gòu)比較復雜，行車指揮非常困難；</p><p>　　(2)傳輸通道由于硬件投資所限，誤碼率較高。由此，造成了我國追

24、蹤工作的困難重重，出錯率偏高。</p><p>　　為此，只好在軟件算法中采用容錯思想，放棄逐點檢查法，進路搜索時也只進行概率搜索。這樣做，雖可提高追蹤的準確性和速度，但也會出現(xiàn)錯判、誤判的現(xiàn)象，造成了整個系統(tǒng)工作的不穩(wěn)定性，使其使用只能停留在監(jiān)視階段?！　?0年代末，隨著我國經(jīng)濟高速發(fā)展，鐵路運輸越來越成為限制發(fā)展的瓶頸，提高運輸效率的呼聲越發(fā)高漲。為此，我國鐵道部逐步開始進行了TMIS、DMIS等現(xiàn)代化鐵路

25、行車指揮自動化的設計和開發(fā)，以現(xiàn)代化的自動管理帶動整個行業(yè)的發(fā)展，在調(diào)度信息管理系統(tǒng)（部級的列車自動監(jiān)控系統(tǒng)）中，列車追蹤將會再次成為一個必須攻克的核心問題。為此，參考國際間大量已成熟系統(tǒng)（如日本東海道新干線的COMTRAC系統(tǒng)，美國Micro Traffic MasterⅡ系統(tǒng)，瑞典的斯德哥爾摩調(diào)度集中系統(tǒng)，德國的漢諾威控制島，慕尼黑高速鐵路行車控制系統(tǒng)，薩爾布呂肯行車控制系統(tǒng)，法國的圖盧茲控制中心，凡爾賽-桑吉控制中心等），根據(jù)現(xiàn)有

26、條件，決定加大硬件投資，以類似日本新干線的COMTRAC系統(tǒng)（在每個車站的接近閉塞分區(qū)都安裝了從列車上自動讀取車次的設備，同時在列車追蹤系統(tǒng)之外還設置了相對獨立的車次表示處理裝置N-SPC，也進行</p><p>　　1.1 列車運行監(jiān)控系統(tǒng)在行業(yè)的應用</p><p>　　列車運行監(jiān)控系統(tǒng)是為鐵路系統(tǒng)開發(fā)的行業(yè)應用軟硬件系統(tǒng)，其主要功能為監(jiān)視列車在鐵路沿線和車站行駛時的列車狀態(tài)和車站信號

27、狀態(tài)。如：車頭號、車次、車站標識、線路號、公里數(shù)、速度、上下行、時間、日期、經(jīng)度、緯度、運行狀態(tài)、停靠標識、緊急情況客貨、重量、計長、輛數(shù)、風壓、轉(zhuǎn)速、信號燈狀態(tài)等。并且可以擴展應用到鐵路系統(tǒng)各個部門的日常管理中，如：調(diào)度、電務、機務、監(jiān)察等。從而提高鐵路系統(tǒng)的現(xiàn)代化，科技化管理水平，促進國家、民族的發(fā)展。</p><p>　　1.2 系統(tǒng)的基本結(jié)構(gòu)</p><p>　　查詢應答器是一種原

28、理上采用無線感應原理構(gòu)成的高速點式數(shù)據(jù)傳輸設備，實現(xiàn)在特定地點實現(xiàn)機車與地面間的相互通信，可用于列車安全防護，防止兩冒一超、道口控制、定位停車、列車報車次號、列車抄號、車種識別、進路預排、特殊路段臨時限速，過叉、彎道及下坡道的限速，報公里標位或車次號，電力機車電分相自動轉(zhuǎn)換及受電弓自動控制，車輛自動收費等各種控制系統(tǒng)或管理信息系統(tǒng)。查詢應答器主要由車載查詢器和地面應答器兩部分組成的。安裝于兩根鋼軌中心枕木上的地面的應答器一般不要求外加電

29、源，平時處于休眠狀態(tài)，僅在列車通過并接收到車載查詢器發(fā)送的功率載波時被激活，并能在接收車載查詢功率的同時向車載查詢器發(fā)送大量的調(diào)制編碼信息。安裝于機車底部的車載查詢器不斷向地面發(fā)送瞬態(tài)功率并在機車通過地面應答器時接收來自應答器的編碼信息。車載主機除了向車載查詢器發(fā)送瞬態(tài)功率信號外，其主要任務是處理車載查詢器接受到的來地面自應答器的調(diào)制編碼信息，并將處理無誤的信息與車載電臺傳送至調(diào)度部門，進行相應處理[1]?！?CTC分機列車自動監(jiān)控

30、系統(tǒng)中重要的信息采集和控制模塊，負責采集及控制有關(guān)列車運行位置信息、信號設備狀態(tài)，向臨站和分局以有線方</p><p>　　1.3 系統(tǒng)信息處理工作流程</p><p>　　1.3.1 列車號輸入</p><p>　　可采用地面或車載兩種輸入方法，一是地面輸入:一般在調(diào)度所或重點車站(如編組站的出發(fā)場)加設人工輸入臺，由分局調(diào)度員或站調(diào)輸入，此方法投入成本較低，對原

31、有系統(tǒng)改動較少，但車次號輸入點較少，輸入不及時等缺點難以得到改善。二是車上輸入：可由本車司機或維護人員在列車出庫或運行過程中隨時修改車次號，準確度高，修改方便。1.3.2 車次號傳送</p><p>　　當列車上的查詢器通過設置于地面的應答器時，應答器被發(fā)自車上的查詢器瞬態(tài)功率激活并進入工作模式，它將向運行中的列車連續(xù)發(fā)送存于應答器中的可供列車自動控制或地面透明指揮用的各類數(shù)據(jù)，在查詢器-應答器的有效作用范圍之

32、外應答器將不再工作，直至被發(fā)自下次列車上的查詢器功率再次激活。本系統(tǒng)主要利用此模塊的位置消息，通過查詢器把應答器中保存的地點信息傳送到機車上，利用機車上的無線列調(diào)電臺，把接收到的地點和本機存儲的列車號信息一同發(fā)送到車站電臺，車站電臺將所收到的全部信息傳發(fā)給調(diào)度集中分機，再由分機按一定協(xié)議傳送到列車調(diào)度，完成了車站自動輸入列車車次號過程[2]。1.3.3 上層軟件處理</p><p>　　調(diào)度中心的服務器得到各車

33、站傳送的車次信息后，經(jīng)過一定的排序處理，即也可得到一套本區(qū)段運營列車位置數(shù)據(jù)，成為車次追蹤軟件十分準確的輔助工具，提高了追蹤的可靠性和可用性，同時也提高了列車運行時刻紀錄和三小時計劃的可靠性，三小時計劃的可靠性的提高使之有條件參與對列車號的校對，又可以進一步提高追蹤的可靠性。也就是說在由計算機輔助調(diào)度系統(tǒng)的調(diào)度區(qū)段，將三小時計劃、車次號輸入和列車追蹤三者結(jié)合在一起，互相校對提高追蹤的可靠性，完全有可能使我國的追蹤系統(tǒng)成為高可靠、高可用的

34、系統(tǒng)，解決ATS的瓶頸問題，對保證實現(xiàn)列車運行自動控制有重要意義。</p><p>　　1.4 設計的要求和目的</p><p>　　1.4.1 設計的基本要求</p><p>　　本設計的要求是在電機車運行到某一段線路的時候，通過監(jiān)控主機部分使其能夠通過實時檢測列車速度，計算列車的走行距離加速度，從而不斷確定和校正列車的位置和行走質(zhì)量，使得列車員能夠用簡單的操作，

35、實現(xiàn)列車安全運行。</p><p>　　1.4.2 設計的目的</p><p>　　解決列車在長時間的運行中確定列車車距、檢測列車速度是否超速、提供系統(tǒng)的內(nèi)部時鐘、向過絕緣節(jié)板傳遞當前地面軌道電路信號制式及閉塞方法，并以中斷方式接收過絕緣板的過節(jié)信號等等這些都由主機監(jiān)控部分來實現(xiàn)，大大的減輕了列車操作人員的工作負擔和列車運行的安全系數(shù)，為實現(xiàn)鐵路運輸?shù)奶崴僮龀隽艘欢ǖ呢暙I。</p&g

36、t;<p>　　1.4.3 設計方案的確定</p><p>　　電力機車監(jiān)控主機主要組成部分：監(jiān)控主機電路的核心元件是16位單片機8097BH，外圍芯片包括：HC373地址鎖存器、HC245數(shù)據(jù)總線驅(qū)動器、27256為EPROM（32KB）程序存儲器、27C010為EPROM（128KB）程序存儲器、2817A為EPROM（16KB）、HC273發(fā)光二極管、兩塊可編程邏輯芯片GAL20V8、日歷時鐘

37、MC146818等，通過這些元件來實現(xiàn)設計的目的。</p><p>　　由于本設計的核心控制部分采用了先進的16位8097BH單片機和外圍芯片，具有結(jié)構(gòu)簡單，功能強，可靠性好等優(yōu)點。用作主機，并配有功能強大的監(jiān)控軟件，從而使整個系統(tǒng)具有結(jié)構(gòu)緊湊、體積小、集成度高、速度快、抗干擾能力強、故障率低、操作方便等優(yōu)點，在技術(shù)上具有先進性。使接收電路的選頻特性，抗干擾特性及工作的穩(wěn)定性與可靠性大大提高，使電路能很好的在惡劣

38、的工作環(huán)境中進行正常的工作。所以本設計選用8097BH作為核心芯片。</p><p>　　1.5監(jiān)控主機實現(xiàn)的功能</p><p>　　（1）以預先存儲在EPROM內(nèi)的線路運行參數(shù)為依據(jù)，通過實時檢測列車速度，計算列車的走行距離加減速度，從而不斷確定和校正列車的位置和走行質(zhì)量；</p><p>　　（2）確定列車距信號機的距離；</p><p&g

39、t;　?。?）檢驗列車速度是否超過區(qū)間限速；</p><p>　　（4）提供系統(tǒng)內(nèi)部的日歷時鐘；</p><p>　　（5）通過雙口RAM向記錄插件傳輸數(shù)據(jù)，以記錄列車運行信息；</p><p>　?。?）實時采樣列車制動管壓力和內(nèi)燃機柴油機轉(zhuǎn)速或電力機車原邊電流；</p><p>　?。?）控制數(shù)字量輸入，繼電器輸出；</p>

40、<p>　　（8）通過串的RS485接口與顯示器數(shù)據(jù)信號交換。</p><p>　　2 監(jiān)控主機系統(tǒng)中核心芯片的選擇</p><p>　　監(jiān)控主機插件部分是本次設計的核心，它以16位單片機8097BH為核心器件。主要分為8097微機芯片及其外圍芯片，模擬及數(shù)字輸入/輸出接口，串行通訊接口，日歷時鐘，電源電壓監(jiān)視電路等五大部分，并通過一個48芯插頭與外圍插件及顯示器交換信息。本插

41、件供電電源有+12V，+5V，B5V三種，其中+12V，+5V為48芯插頭上引來，B5V在供電正常時是+5V電源，掉電情況下為備用電池供電電路提供的6284RAM芯片和MC146818時鐘芯片的供電電源，以保護重要數(shù)據(jù)及時鐘日歷的準確性。</p><p>　　2.1 8097BH芯片的主要特點</p><p>　　2.1.1 8097BH是16位的單片機</p><p&

42、gt;　　操作直接面向256字節(jié)的寄存器陣列，消除了CPU結(jié)構(gòu)中存在的累加器瓶頸效應，提高了操作速度和數(shù)據(jù)吞吐能力。256字節(jié)寄存器中，24字節(jié)是專用寄存器，其余232字節(jié)均為通用寄存器。其通用寄存器的數(shù)量遠比一般CPU的寄存器數(shù)量多。這樣可以為各中斷服務程序中的局部變量指定專門的寄存器，免除了中斷服務過程中保護和恢復現(xiàn)場所支付的軟件開銷，并大大方便了程序設計。它兼有一般微處理機中通用寄存器和高速RAM的功能。</p>&

43、lt;p>　　總線可動態(tài)配置成8位的或16位的，在監(jiān)控板上用的是8位數(shù)據(jù)總線。</p><p>　　2.1.2 A/D轉(zhuǎn)換器</p><p>　　內(nèi)帶8路10位的A/D轉(zhuǎn)換器，轉(zhuǎn)換速度達100kHz，A／D最大轉(zhuǎn)換時間為6．6μs，而且可由多種采樣啟動方式：①程序啟動方式；②時間管理器啟動方式；③外部引腳觸發(fā)啟動方式。測量范圍：0V~3.3V，各個轉(zhuǎn)換器每秒能處理 400,000 個

44、以上的 10 位采樣值，單輸入或多輸入的突發(fā)轉(zhuǎn)換模式，可選擇在輸入腳跳變或定時器匹配信號出現(xiàn)時執(zhí)行轉(zhuǎn)換，每個模擬輸入都有一個專用的結(jié)果寄存器，這樣可以減少中斷開銷。原邊電流管壓等信號處理[3]。</p><p>　　2.1.3 脈寬調(diào)制</p><p>　　提供脈寬調(diào)制輸出PWM，可用來輸出固定頻率、占空比可調(diào)的脈沖信號。脈寬調(diào)制(PWM)是利用微處理器的數(shù)字輸出來對模擬電路進行控制的一種

45、非常有效的技術(shù)，廣泛應用于測量、通信到功率控制與變換的許多領(lǐng)域中。簡而言之，PWM是一種對模擬信號電平進行數(shù)字編碼的方法。對噪聲抵抗能力的增強是PWM相對于模擬控制的另外一個優(yōu)點，而且這也是在某些時候?qū)WM用于通信的主要原因。從模擬信號轉(zhuǎn)向PWM可以極大地延長通信距離。</p><p>　　2.1.4 指令系統(tǒng)</p><p>　　一臺計算機中所能執(zhí)行的各種不同類型的指令的集合，稱為這臺

46、計算機的指令系統(tǒng)。不同計算機的指令系統(tǒng)包含的指令種類和數(shù)目也不同。一般均包含算術(shù)運算型、邏輯運算型、數(shù)據(jù)傳送型、判定和控制型、輸入和輸出型等指令。指令系統(tǒng)是表征一臺計算機性能的重要因素，它的格式與功能不僅直接影響到機器的硬件結(jié)構(gòu)，而且也直接影響到系統(tǒng)軟件，影響到機器的適用范圍。一個完善的指令系統(tǒng)應滿足如下四方面的要求： </p><p>　?。?）完備性是指用匯編語言編寫各種程序時，指令系統(tǒng)直接提供的指令足夠使用

47、，而不必用軟件來實現(xiàn)。完備性要求指令系統(tǒng)豐富、功能齊全、使用方便。</p><p>　　（2）有效性是指利用該指令系統(tǒng)所編寫的程序能夠高效率地運行。高效率主要表現(xiàn)在程序占據(jù)存儲空間小、執(zhí)行速度快。</p><p>　　（3）規(guī)整性包括指令系統(tǒng)的對稱性、勻齊性、指令格式和數(shù)據(jù)格式的一致性。對稱性是指：在指令系統(tǒng)中所有的寄存器和存儲器單元都可同等對待，所有的指令都可使用各種尋址方式；勻齊性是指

48、：一種操作性質(zhì)的指令可以支持各種數(shù)據(jù)類型；指令格式和數(shù)據(jù)格式的一致性是指：指令長度和數(shù)據(jù)長度有一定的關(guān)系，以方便處理和存取。</p><p>　?。?）兼容性：至少要能做到“向上兼容”，即低檔機上運行的軟件可以在高檔機上運行。該芯片具有高效的指令系統(tǒng)。</p><p><b>　　2.1.5 計時器</b></p><p>　　該芯片是由2個1

49、6位計時器：T0在系統(tǒng)中作實時時鐘用，用戶不能用；T1是外部事件計數(shù)器。</p><p>　　2.1.6 高速輸入/輸出控制器</p><p>　　高速輸入/輸出控制器：高速輸入器可以相對于內(nèi)部定時器產(chǎn)生的實時時鐘，記下某個外部事件發(fā)生的時間，并可記下8個事件；而高速輸出器可以按規(guī)定的時刻觸發(fā)某一事件，任何時候，都可以懸掛起8個事件。“高速”意味著這些功能是“自動地”（相對于定時器）實現(xiàn)的

50、，無需CPU的干預。</p><p>　　2.1.7 輸入/輸出口</p><p>　　該芯片5個8位標準輸入/輸出口，這些口有相當?shù)囊徊糠质嵌喙δ艿摹Ｋ鼈兛梢员辉O置成計數(shù)器,定時器, PWM 輸出口及其它。</p><p><b>　　2.1.8 中斷源</b></p><p>　　中斷是處理器一種工作狀態(tài)的描述，因為

51、處理器與很多外部電路相連并負責處理外部電路送來的各種信息（處在協(xié)同工作狀態(tài)），如果遇有（外部電路送來）“急件”需要優(yōu)先處理，處理器則須先停下“自己手頭的工作”先去處理“急件”，這種先停下“自己手頭的工作” 去處理“急件”的過程，即為——中斷。該芯片有8個中斷源：8個中斷源對應有8個中斷矢量又對應著多個中斷事件，共對應20種中斷事件。</p><p>　　2.1.9 監(jiān)視定時器</p><p&g

52、t;　　監(jiān)視定時器（Watchdog）技術(shù)現(xiàn)在使用的非常廣泛，技術(shù)已較為成熟，這一技術(shù)的手段也很多。目前，各處理器的生產(chǎn)廠家?guī)缀醵荚谏a(chǎn)內(nèi)置有看門狗定時器的單片機，市場上還有很多獨立的看門狗定時器的芯片可以選擇。采用監(jiān)視定時器技術(shù)后，一旦程序跑飛，系統(tǒng)立即會被監(jiān)視定時器復位掉，從頭重新啟動系統(tǒng)，從而退出不正常的運行狀態(tài)，但是這樣使用時必須注意系統(tǒng)的可重入性。所謂系統(tǒng)的可重入性可以這樣來定義：當一個微處理系統(tǒng)在重新復位啟動以后，系統(tǒng)對外的

53、執(zhí)行操作不因重新啟動而改變，或者說這種改變是能夠容忍的，從而保證整個系統(tǒng)對外操作的連續(xù)性和順序性，也就是系統(tǒng)的最終的安全性和可靠性。</p><p>　　對于一個系統(tǒng)，如果它對外的控制操作只與系統(tǒng)當前的輸入狀態(tài)有關(guān)，那么這個系統(tǒng)就幾乎具有完全的重入性能；相反，如一個系統(tǒng)對外的輸出操作不僅與系統(tǒng)當前的輸入相關(guān)，而且與系統(tǒng)的歷史狀態(tài)有關(guān)，那么如果系統(tǒng)重入時系統(tǒng)的歷史狀態(tài)沒有保留或者歷史狀態(tài)被破壞，那么此時系統(tǒng)對外的操

54、作就可能完全是錯誤的，這樣的系統(tǒng)雖然在看門狗定時器的作用下退出了不正常的運行狀態(tài)，但重入的狀態(tài)也不會正常，那么這樣的系統(tǒng)也只能是病態(tài)的系統(tǒng)，不能使用。因此，對于采用了監(jiān)視定時器來提高可靠性的系統(tǒng)，必須嚴格保證系統(tǒng)的可重入性。該芯片是16位監(jiān)視定時器：產(chǎn)生軟硬件故障時，監(jiān)視定時器將使系統(tǒng)復位，提供了一種軟硬件故障的恢復能力。</p><p><b>　　監(jiān)視程序如下：</b></p>

55、;<p>　　#include "8097BH.h"</p><p>　　sbit cs=P1^2; /*片選信號由P1.2產(chǎn)生*/</p><p>　　sbit sck=P1^3; /*時鐘信號由P1.3 產(chǎn)生*/</p><p>　　s

56、bit si=P1^0; /*SI由P1.0產(chǎn)生*/</p><p>　　sbit so=P1^1; /*SO由P1.1產(chǎn)生*/</p><p>　　sbit c=ACC^7; /*定義位變量*/</p><p>　　bda

57、ta unsigned char com;</p><p>　　void tran() /*發(fā)送一字節(jié)數(shù)據(jù)子函數(shù)*/</p><p>　　{ unsigned char i; </p><p>　　for(i=0; i<8; i++)</p><p>　　{ ACC=com;

58、 /*將數(shù)據(jù)放入a中*/</p><p><b>　　si=c;</b></p><p>　　sck=0; /*sck產(chǎn)生一個上跳變*/</p><p><b>　　sck=1;</b></p><p>　　com=com

59、<<1; /*左移一位*/</p><p><b>　　}</b></p><p><b>　　return;</b></p><p><b>　　}</b></p><p><b>　　main()</b>&

60、lt;/p><p>　　{ com=0x06; /*發(fā)寫讀使能命令*/</p><p><b>　　cs=0;</b></p><p><b>　　tran();</b></p><p><b>　　cs=1;</b></p&g

61、t;<p>　　com=0x01; /*發(fā)寫狀態(tài)字命令*/</p><p><b>　　cs=0;</b></p><p><b>　　tran();</b></p><p>　　com=0x00; /*定時1.4s*

62、/</p><p><b>　　tran();</b></p><p><b>　　cs=1;</b></p><p>　　...; /*系統(tǒng)正常運行的程序部分*/</p><p><b>　　}</b></p&

63、gt;<p>　　2.1.10 全雙工串行口</p><p>　　如果在通信過程的任意時刻，信息只能由一方A傳到另一方B，則稱為單工。如果在任意時刻，信息既可由A傳到B，又能由B傳A，但只能由一個方向上的傳輸存在，稱為半雙工傳輸。如果在任意時刻，線路上存在A到B和B到A的雙向信號傳輸，則稱為全雙工。在串行通信中，數(shù)據(jù)通常是在兩個站（如終端和微機）之間進行傳送，按照數(shù)據(jù)流的方向可分成三種基本的傳送方式

64、：全雙工、半雙工、和單工。當數(shù)據(jù)的發(fā)送和接收分流，分別由兩根不同的傳輸線傳送時，通信雙方都能在同一時刻進行發(fā)送和接收操作，這樣的傳送方式就是全雙工制，如圖2-1所示。在全雙工方式下，通信系統(tǒng)的每一端都設置了發(fā)送器和接收器，因此，能控制數(shù)據(jù)同時在兩個方向上傳送。全雙工方式無需進行方向的切換，因此，沒有切換操作所產(chǎn)生的時間延遲，這對那些不能有時間延誤的交互式應用（例如遠程監(jiān)測和控制系統(tǒng)）十分有利。這種方式要求通訊雙方均有發(fā)送器和接收器，同時

65、，需要2根數(shù)據(jù)線傳送數(shù)據(jù)信號。（可能還需要控制線和狀態(tài)線，以及地線）。全雙工串行口：具有4種操作模式，可方便地用于I/O擴展、與CRT終端等設備進行通信以及多機通信。</p><p>　　2.2 引腳說明：（如圖2-1）</p><p>　　圖2-1 8097BH引腳圖</p><p>　　Figure 2 -1 8097BH pin map</p>

66、<p>　?。?）CLO：時鐘輸出，為晶振的1/3。</p><p>　?。?）NMI：非屏蔽中斷信號申請輸入，外部存貯器000H送入PC，且正跳變使監(jiān)視定時器復位。</p><p>　?。?）INST：讀外部存貯器時，輸出為“1”，表示取指周期。</p><p>　?。?）ALE：訪問外部存貯器時有效。</p><p>　?。?）

67、RD：讀外部存貯器。</p><p>　?。?）WR：寫外部RAM，若D.B=16bit，寫偶數(shù)地址時為“0”。</p><p>　?。?） BHE功能：A0=0，BHE=0，同時選通2個存貯器塊。</p><p>　　A0=0，BHE=1，同時訪問2個字節(jié)。</p><p>　　A0=1，BHE=0，選低位字節(jié)存貯器塊。</p>

68、<p>　　A0=1，BHE=1，選高位字節(jié)存貯器塊。</p><p>　?。?）READY：準備就緒信號，用來延長外部存貯器訪問周期。引腳為高電平，則CPU繼續(xù)正常工作；若CLO下跳前此腳未升高則等待，可達1µs，直到出現(xiàn)“1”電平。</p><p>　　（9）HS1.0～HS1.3：高速輸入。</p><p>　　（10）HS0.0～HS

69、0.5：高速輸出。其中HS1.2與HS0.4共用；HS1.3與HS0.5共用。</p><p>　?。?1）P0.0～P0.7：高阻抗輸入口，8位數(shù)字量或8位A/D入。當對片內(nèi)EPROM編程時另有定義。</p><p>　?。?2）P1.0～P1.7：準雙向I/O口。</p><p>　?。?3）P2.0～P2.7：多功能口，當內(nèi)EPROM編程時另有定義。</

70、p><p>　?。?4）P3.0～P3.7、P4.0～P4.7：漏極開路的地址/數(shù)據(jù)分時使用線。當內(nèi)EPROM編程時另有定義。</p><p>　　（15）EA：EA=1，訪問內(nèi)2000H～3FFFH單元；</p><p>　　EA=0，訪問外2000H～3FFFH單元；</p><p>　　EA=12.5V，進入編程工作方式。</p>

71、;<p>　　EA有內(nèi)部下拉，平時為低電平。</p><p>　?。?6）X1：內(nèi)部震蕩入。</p><p>　?。?7）X2:內(nèi)部震蕩出。</p><p>　　（18）RESET：復位。</p><p>　　（19）Vcc：+5V電源。</p><p>　　（20）Vss：接地。</p>

72、<p>　?。?1）VPD：RAM備用電源（+5V）。</p><p>　?。?2）Vref：ADC參考電源（+5V）。</p><p>　?。?3）Vpp：EPROM編程電源（+12.5V）。</p><p>　?。?4）ANGND：通常與Vss相聯(lián)。</p><p>　　3 監(jiān)控主機電路中外圍芯片的選擇</p>&

73、lt;p>　　3.1 8097系統(tǒng)及其總線上的外圍芯片</p><p>　　芯片介紹如下（見圖3-1）：</p><p>　　1.D3，8097BH為16為單片機。</p><p>　　2.D4，HC373為地址鎖存器。</p><p>　　3.D5，HC245為數(shù)據(jù)總線驅(qū)動器。</p><p>　　4.D6，H

74、C273為發(fā)光二極管。</p><p>　　5.D7，27256為EPROM（32KB）程序存儲器。</p><p>　　6.D8，27C010為EPROM（128KB）程序存儲器。</p><p>　　7.D9，2817A為EPROM（16KB）。</p><p>　　8.D10為RAM6264（64KB）。</p><

75、p>　　9.D1、D2，為可編程邏輯芯片GAL20V8。 </p><p>　　10.日歷時鐘MC146818。</p><p><b>　　11.備用電源。</b></p><p>　　圖3-1 掛在8097BH上的外圍芯片</p><p>　　Figure 3 -1 pegged on 8097BH exter

76、nal chip</p><p>　　3.1.1 可編程邏輯芯片</p><p>　　D1，D2，可編程邏輯芯片GAL20V8（如圖3-2）</p><p>　　GAL（Generic Array logic）器件是一種采用E2CMOS工藝制造的可編程邏輯器件（PLD, Programmable Logic Dewice）。它采用電擦除工藝，使整個器件的邏輯功能可重

77、新配置，具有實現(xiàn)組合邏輯電路的時序邏輯電路的多種功能，即通過編程可實現(xiàn)多種門電路，如觸發(fā)器、寄存器、計數(shù)器、比較器、譯碼器、多路開關(guān)等功能，在電路中可取代74LS系列或CD4000系列的CMOS芯片。GAL具有集成度高、速度快、功耗低等優(yōu)點。在電路設計使用GAL芯片可以簡化電路設計、減低功耗和成本、提高電路的可靠性和靈活性，同時可實現(xiàn)硬件加密、防止抄襲硬件設計[4]。</p><p>　　GAL的內(nèi)部結(jié)構(gòu)主要由輸

78、入緩沖器、可編程的“與門”陣列（Programmable AND Array）、輸出反饋輸入緩沖器、輸出邏輯宏單元OLMC（Output Logic Macrocell）以及輸出緩沖器五個部分組成。通過對“與門”陣列和OLMC編程實現(xiàn)各種不同的功能。GAL20V8最多可以有20個輸入，但最多有8個輸出。做為時序電路的時候，第一引腳為輸入時鐘引腳。</p><p>　　圖3-2 芯片GAL20V8引腳圖</p

79、><p>　　Figure 3 -2 ChipGAL20V8 pin map</p><p>　　所有存儲器及I/O口的地址譯碼統(tǒng)一由兩塊可編程邏輯芯片GAL20V8（D1，D2）來完成，具體的空間分配如表1所示：</p><p>　　表1 地址空間分配</p><p>　　Table 1 address space allocation&l

80、t;/p><p>　　3.1.2 地址鎖存器</p><p>　　D4，HC373地址鎖存器（如圖3-3）</p><p>　　鎖存器其實就是一種寄存器。單片機中有時需要將數(shù)據(jù)和地址總線復用，即8根線即用于傳輸數(shù)據(jù)，又用于傳輸?shù)刂贰８鶕?jù)外設電路(例如：RAM, ROM等)的特性，地址和數(shù)據(jù)可以按照先后次序建立。這樣，就可以用一鎖存器先將地址鎖存。然后，數(shù)據(jù)就可以傳輸了。

81、比如說P0口在外部擴展的時候，既要做地址總線，又要做數(shù)據(jù)總線，就先傳地址，在傳數(shù)據(jù)可是在傳數(shù)據(jù)的時候，地址也不能丟失就把地址保存在寄存器中了[5]。</p><p>　　三態(tài)原碼輸出，低輸入電流1µA，高負載能力15個LS-TTL，高工作速度，寬電源電壓2V～6V，低電源電流80µA。在本設計中的作用是低8位地址在ALE高電平期間鎖存到D4，HC373地址鎖存器中。</p>&l

82、t;p>　　圖3-3 芯片HC373引腳圖</p><p>　　Figure 3-3 Chip HC373 pin map</p><p>　　3.1.3 總線驅(qū)動器</p><p>　　D5，HC245數(shù)據(jù)總線驅(qū)動器（如圖3-4）</p><p>　　通常說計算機有地址、數(shù)據(jù)、控制三總線，由于總線上需要驅(qū)動的負載多，CPU是大規(guī)模集成

83、電路，不具備功率驅(qū)動能力，總線驅(qū)動器的作用就是提供功率驅(qū)動，第二個原因是，CPU總線常常是分時復用總線，就是說在不同的時段，管腳上出現(xiàn)的信號功能不同，需要鎖存器存儲并分離信號，總線驅(qū)動器起鎖存器的作用。</p><p>　　八雙向總線收發(fā)器，原碼三態(tài)輸出，方向控制，低輸入電流 1μA，高負載能力 15 個 LS-TTL，高工作速度 tpd＝13nS（VCC＝5V，CL＝45pF，Typ），寬電源電壓 2V～6V，

84、低電源電流 80 μA。HC245內(nèi)含八個具有三態(tài)輸出的雙向總線收發(fā)器。方向控制確定數(shù)據(jù)傳送方向。輸出允許控制為低電平有效，當為高電平時數(shù)據(jù)端口（A和B）之間呈高阻。0A、7A---數(shù)據(jù)端口 0B、7B---數(shù)據(jù)端口。在本設計中的作用是由RD/讀信號來控制數(shù)據(jù)流的方向。</p><p>　　當RD/為高電平，8097BH輸出數(shù)據(jù)到外圍芯片。</p><p>　　當RD/為低電平，8097B

85、H從外部讀數(shù)據(jù)。</p><p>　　圖3-4 芯片HC245引腳圖</p><p>　　Figure 3 -4 Chip HC245 pin map</p><p>　　3.1.4 發(fā)光二極管的驅(qū)動器</p><p>　　D6，HC273為發(fā)光二極管的驅(qū)動器（如圖3-5）</p><p>　　發(fā)光二極管(LED)驅(qū)動

86、器設備驅(qū)動LED，并且包括帶有其固有地址的LED驅(qū)動器，分別用于驅(qū)動所述LED；串行總線，連接到所述LED驅(qū)動器；以及順序控制器，用于通過串行總線以數(shù)字數(shù)據(jù)的形式串行發(fā)送用于驅(qū)動所述LED的控制信號和固有地址，以允許所述LED 驅(qū)動器被順序驅(qū)動。因此，LED驅(qū)動器設備實現(xiàn)了與人眼的感知限制相對應的合適的響應速度。</p><p>　　在本設計中HC273為發(fā)光二極管（HL5A、B～HL8A、B）的驅(qū)動器，發(fā)光二極

87、管裝在面板上，可以由軟件控制，用于調(diào)試或運行時的工作狀態(tài)及故障指示。D6輸出高電平，燈被點亮。它的插入脈沖可由CS7/及WR/信號形成，CS7/片選信號為HC273提供了時鐘輸入，當WR/信號來時，數(shù)據(jù)總線上的燈的數(shù)據(jù)即送到HC273輸出端以控制相應的燈亮。</p><p>　　圖3-5 芯片HC273引腳圖</p><p>　　Figure 3 -5 Chip HC273 pin map

88、</p><p>　　3.1.5 程序存儲器</p><p>　　D7，27256程序存儲器（如圖3-6）</p><p>　　隨著微電子技術(shù)的發(fā)展，現(xiàn)在可用作程序存儲器的類型相當多，各大半導體公司都推出了一系列程序存儲器，像EPROM、EEPROM、FLASH存儲器以及OTP存儲器等等。這些存儲器各有特點，互有所長。EEPROM和FLASH適合于多次擦寫的場合，最

89、適于開發(fā)調(diào)試階段，當然它們的價格也稍比其它的高些。對于批量生產(chǎn)已成熟的應用系統(tǒng)最好選用EPROM和OTP的存儲器，最主要的原因是它們的價格稍低，對降低產(chǎn)品的成本是相對有利的。值得一提的是，現(xiàn)在的單片機普遍都帶有程序存儲器，容量也分有不同的等級，從幾百字節(jié)到幾百kB都有，這為它們的應用提供了更為廣闊的前景。而且這些單片機價格也貴不了多少，同時，這些內(nèi)置ROM的單片機基本上均可實現(xiàn)軟硬件的程序加密，為保護自己的知識產(chǎn)權(quán)提供了強有力的措施，所

90、以這些單片機深得用戶喜愛，可以說這類單片機逐漸成為市場的主流產(chǎn)品。</p><p>　　在本設計中27256為EPROM（32KB）程序存儲器，用于存放監(jiān)控程序，其尋址空間是32KB（A0～A14）。</p><p>　　圖3-6 芯片27256引腳圖</p><p>　　Figure 3 -6 Chip 27256 pin map</p><p

91、>　　D8，27C010程序存儲器（如圖3-7）</p><p>　　在本設計中27C010為EPROM（128KB）用于存放線路數(shù)據(jù)（如：信號機間距離、坡度、限速、站號、區(qū)段號等），其高二位地址線A15、A16由8097BH的P1口的P1.0、P1.1控制。P1.0、P1.1的四種組合把D8的存儲單元分成四個段，每段容量由A0～A14控制為32K，尋址范圍為8000H～FFFFH。</p>

92、<p>　　圖3-7 芯片27C010引腳圖</p><p>　　Figure 3 -7 Chip 27C010 pin map</p><p>　　D9，2817A程序存儲器（如圖3-8）</p><p>　　在本設計中2817A為EPROM（16KB），用于存放機車型號、機車號、制動機種類及區(qū)間最大牽引重量、輛數(shù)、計長等區(qū)段數(shù)據(jù)。其尋址空間為2KB（A

93、0～A10）。</p><p>　　圖3-8 芯片28C17引腳圖</p><p>　　Figure 3 -8 Chip 28C17 pin map</p><p>　　3.1.6 靜態(tài)存儲器</p><p>　　D10，RAM6264（如圖3-9）</p><p>　　存儲器按生產(chǎn)工藝分：靜態(tài)存儲器與動態(tài)存儲器 。靜

94、態(tài)存儲器（SRAM）：讀寫速度快，生產(chǎn)成本高，多用于容量較小的高速緩沖存儲器。動態(tài)存儲器（DRAM）：讀寫速度較慢，集成度高，生產(chǎn)成本低，多用于容量較大的主存儲器。靜態(tài)存儲器用觸發(fā)器存儲信息，讀出時不破壞原有信息，不需要刷新，同時送行列地址，運行速度快，集成度低，發(fā)熱量大，存儲成本相對動態(tài)存儲器較高。</p><p>　　在本設計中D10為RAM6264（64KB），它帶有備用電池，主要用于系統(tǒng)掉電時保存一些不允

95、許改變的重要數(shù)據(jù)（如：機車實際運行速度、車次、客/貨選擇，站號、司機號、區(qū)段號等）。其尋址空間為8KB（A0～A12）。</p><p>　　圖3-9 芯片6264引腳圖</p><p>　　Figure 3 -9 Chip 6264 pin map</p><p>　　3.1.7 日歷時鐘</p><p>　　D11，MC146818日歷時

96、鐘（如圖3-10）</p><p>　　日歷時鐘芯片MC146818來實現(xiàn)。該芯片可實現(xiàn)年、月、日、時、分、秒的計數(shù)。同時，還可以提供53個字節(jié)的SRAM存儲單元。在設計中利用交流電源和3.6V可充電電池為它供電，保證在偶然停電時日歷時鐘不會受到影響。而且，芯片內(nèi)部的SRAM單元還可以存放一些重要數(shù)據(jù)，免遭偶然停電而破壞。</p><p>　　在本設計中日歷時鐘采用MC146818，它外接

97、晶振頻率為32.768KHZ，CPU通過CS5/、讀、寫及數(shù)據(jù)總線與其交換信息，其復位端直接由監(jiān)控電路提供。在相應的秒中斷服務程序中，讀當前的時間/日期信息，并存貯到MC146818 指定的RAM 單元，該單元的信息即為電源掉電時的停電時間(停電時由鋰電池供電)。電源電壓與鋰電池經(jīng)比較器產(chǎn)生的掉電信號，控制 MC146818 的片選信號。保證在掉電時不能訪問時鐘芯片。</p><p>　　圖3-10 芯片MC14

98、818引腳圖</p><p>　　Figure 3 -10 Chip MC146818 pin map</p><p>　　3.1.8 備用電池供電電路</p><p>　　備用電池供電電路（如圖3-11）</p><p>　　在本設計中RAM6264和MC16818芯片在系統(tǒng)供電終止時，可自動切換到由備用電池供電，以保護一些重要數(shù)據(jù)和保證日

99、歷時鐘的準確性。為減少維護，備用電池采用的是可充電式的鎘鎳電池。備用電池供電電路圖，R16、V3為充電電路，R33為兩針式跨接套。</p><p>　　圖3-11 備用電源供電電路圖</p><p>　　Figure 3 -11 Standby power supply circuit</p><p>　　3.2 模擬及數(shù)字輸入/輸出接口電路設計</p>

100、<p>　　8097內(nèi)部I/O與外部模擬及數(shù)字輸入/出電路的連接。（如圖3-12）：</p><p>　　圖3-12 8097內(nèi)部I/O與外部模擬及數(shù)字輸入/出電路的連接</p><p>　　Figure 3 -12 8097 internal I / O and external analog and digital input / circuit connections&

101、lt;/p><p><b>　　按功能逐一說明：</b></p><p>　?。?）三路速度信號（V1、V2、V3）來自測速傳感器，經(jīng)信號調(diào)態(tài)板整形，隔離后送入監(jiān)控插件，經(jīng)D14（HC14）反向驅(qū)動器整形后成HCMOS電平方波，送入到8097BH的高速輸入口HS1.0、HS1.1、HS1.2，以便實時檢測列車速度。</p><p>　?。?）柴油機

102、轉(zhuǎn)速信號（ESO）由柴油機轉(zhuǎn)速傳感器引入，也經(jīng)信號調(diào)整插件整形，光電隔離后送入監(jiān)控插件，再經(jīng)D14（HC14）整形后送到8097BH的高速輸入口HS1.3，檢測柴油機轉(zhuǎn)速。</p><p>　　（3）過絕緣節(jié)信號（SINT），經(jīng)非門D12（HC04）芯片電平整形后，送到8097BH的P2.2口，該口也是8097BH的外部中斷口，每當過絕緣節(jié)信息傳輸?shù)街鳈C箱后，過絕緣節(jié)檢測插件將送來一個寬度約為30ms的負脈沖，使

103、監(jiān)控CPU產(chǎn)生外部中斷，執(zhí)行過絕緣節(jié)校正功能。</p><p>　?。?）電力機車原邊電流（FCO）經(jīng)電流傳感器變換信號后，再經(jīng)信號調(diào)整插件隔離、整形，從48芯插頭的D28腳引入監(jiān)控插件并經(jīng)濾波電路后送入到CPU的P0.1口，即A/D轉(zhuǎn)換器的通道1進行A/D轉(zhuǎn)換。</p><p>　?。?）列車管壓的壓力傳感器信號（TPP0）經(jīng)信號調(diào)整插件中有關(guān)電平轉(zhuǎn)換后，使其5V電壓相應為1000KPa

104、，從48芯插頭的D26腳引入監(jiān)控插件并經(jīng)濾波電路送入到CPU的P0.0口，即A/D轉(zhuǎn)換器的通道0進行A/D轉(zhuǎn)換。</p><p>　?。?）模數(shù)轉(zhuǎn)換的基準電源由N3（MC1403）及N4（µA741）組成的電路提供（如圖3-13），并輸入到8097芯片的Vref腳。它的輸入值要求比較穩(wěn)定，否則會影響模數(shù)轉(zhuǎn)換的精確度。MC1403為高精度、低溫漂的基準電壓電路芯片。µA741為高精度超低失調(diào)運算

105、放大器。MC1403輸入為+12VDC，輸出為+2.5V的極為穩(wěn)定的直流電壓，經(jīng)µA741穩(wěn)壓放大后，輸出穩(wěn)定的+5V直流電壓，為CPU A/D轉(zhuǎn)換電路提供基準電壓。</p><p>　　圖3-13µA741組成的基準電源電路</p><p>　　Figure 3-13µA741 The benchmark power circuit</p>&

106、lt;p>　?。?）3路高速輸出通道（HS0.0，HS0.2，HS0.3）：其中HS0.0用以產(chǎn)生400Hz左右的方波，經(jīng)HC04整形，反向后，通過插頭的PWM1、PWM2端子輸出兩路相應差180度的方波信號，去驅(qū)動數(shù)字量輸出插件的推挽震蕩電路。另外，HS0.2和HS0.3由ASI和TSI通路控制實際速度和列車目標速度（即限制速度）的脈寬調(diào)制波的輸出，此信號經(jīng)信號調(diào)整插件上的有關(guān)電路濾波放大后，驅(qū)動雙針式速度指針儀表。</p

107、><p>　?。?）串性行口由N1（75176）將CPU的TXD（P2.0）、RXD（P2.1）變成差分信號COMA、COMB。757176差分總線收發(fā)器是一種用于平衡式傳輸線上進行雙向數(shù)據(jù)通訊的單片集成電路。本設計電路用P1.2控制數(shù)據(jù)的接收與發(fā)送。（如圖3-14）</p><p>　　圖3-14 P1.2控制數(shù)據(jù)的接收與發(fā)送</p><p>　　Figure 3-1

108、4 P1.2 Control data receiving and sending</p><p>　　3.3 電源電壓監(jiān)視電路</p><p>　　監(jiān)控設計電路上8097芯片的復位及電源電壓監(jiān)視由芯片TL7705來完成，以確保系統(tǒng)正常工作及RAM與時鐘芯片寫入準確無誤。</p><p>　　電路工作原理為：TL7705是一種電源監(jiān)測芯片，TL7705的作用是檢測電

109、平狀況，當電平低于某個值一定時間后，RS腳拉低一定周期（>>2個機器周期），通過非門轉(zhuǎn)成高電平，讓單片機復位，目的就是即使在工作過程中出現(xiàn)供電異常，也可以保證單片機可靠復位。能夠監(jiān)測出電源電壓瞬間短路或瞬間降壓，進而產(chǎn)生復位信號；當電源電壓恢復正常時，自動解除復位信號。</p><p>　　當系統(tǒng)斷電或供電電源出現(xiàn)瞬間跌落時，TL7705發(fā)出一個約為286ms的低電平使8097復位；并封鎖RAM（D1

110、0）、實時時鐘芯片（D11）以及EPROM（D9）的選片信號（因為RESET/信號引入GAL參與譯碼邏輯控制），以防止出現(xiàn)瞬間的誤寫操作，同時，復位信號低電平產(chǎn)生時，發(fā)光二極管HL4B亮，指示復位動作。（如圖3-15）</p><p>　　圖3-15 TL7705監(jiān)視8097芯片的復位及電源電壓</p><p>　　Figure 3-15 TL7705 Surveillance of th

111、e 8097 Chip supply voltage reduction and</p><p><b>　　3.4 晶振電路</b></p><p>　　一般沒有特殊要求的話，選用11.0592MHZ的晶振。這樣有利于得到?jīng)]有誤差的波特率。特別是當與PC機進行通信的話，選用這種晶振比較好。</p><p>　　1. （8097BH）CPU的時