畢業(yè)設(shè)計----dsp設(shè)計的一線制汽車控制器

1、<p><b>　　目 錄</b></p><p><b>　　摘 要</b></p><p>　　第一章 緒論 ………………………………………………………………1</p><p>　　第二章 系統(tǒng)硬件設(shè)計 …………………………………………………3</p><p>　　

2、2.1 方案論證 …………………………………………………………3</p><p>　　2.1.1 設(shè)計原理 ……………………………………………………………3</p><p>　　2.1.2 論證方案 ……………………………………………………………3</p><p>　　2.1.3 器件選擇 ……………………………………………………………4&

3、lt;/p><p>　　2.2 主控制器的選擇 …………………………………………………5</p><p>　　2.2.1 DSP發(fā)展概述及DSP基礎(chǔ) …………………………………………5</p><p>　　2.2.2 所用芯片TMS320F240 ………………………………………………10</p><p>　　2.2.3系統(tǒng)配置和中

4、斷 ………………………………………………………11</p><p>　　2.2.4 存儲器介紹 ………………………………………………………12</p><p>　　2.2.5 時鐘電路設(shè)計 ………………………………………………………13</p><p>　　2.2.6 復(fù)位電路設(shè)計 ………………………………………………………16</p>

5、<p>　　2.2.7 數(shù)字I/O接口 ………………………………………………………17</p><p>　　2.3 前向通道A/D ……………………………………………………17</p><p>　　2.3.1 信號采集模塊 ……………………………………………………17</p><p>　　2.3.2 CD4051介紹 ………

6、………………………………………………18</p><p>　　2.3.3 TMS320F240的ADC模塊 ……………………………………………20</p><p>　　2.4 后向通道D/A ……………………………………………………22</p><p>　　2.4.1 D/A轉(zhuǎn)換器DAC8562 …………………………………………………23</p&

7、gt;<p>　　2.4.2 運放電路 …………………………………………………………23</p><p>　　第三章 軟件設(shè)計 …………………………………………………………25</p><p>　　3.1 前言 ………………………………………………………………25</p><p>　　3.2 流程圖 …………………………………………

8、……………………25</p><p>　　第四章 結(jié)束語 ………………………………………………………………28</p><p><b>　　參考文獻</b></p><p><b>　　附錄 程序清單</b></p><p><b>　　第一章 緒論</b></p&g

9、t;<p>　　一線制汽車控制器是應(yīng)用WZ位置碼通訊技術(shù)派生出來的一套全新概念的汽車控制器。WZ位置碼通訊技術(shù)是一個全新的概念，現(xiàn)在已取得國際專利，而一線制汽車控制器已獲得國家專利。WZ位置碼技術(shù)的主要特點是：包括計算機在內(nèi)的所有數(shù)字元件，設(shè)備之間通訊管腳及導(dǎo)線只有一個，而其通訊速度可以達到或接近計算機并行通訊的速度。</p><p>　　目前，這一通訊技術(shù)的理論已完全成型，實際應(yīng)用我們首選在汽車上

10、，也就是一線制汽車控制器。應(yīng)用WZ位置碼通訊技術(shù)，首先開發(fā)了WZ32-0-1系統(tǒng)，它的特點是：</p><p>　　主頻3.3K，汽車操作響應(yīng)時間0.01S；</p><p>　　全車邏輯控制線只有一根，這一控制線完全實現(xiàn)雙工特點；</p><p>　　全車沒有任何過載及短路保護元器件，完全依靠線路自行控制；</p><p>　　全車不存在本

11、系統(tǒng)以外的時間及邏輯控制元件；</p><p>　　全車所有主令元件由傳統(tǒng)的符合元件變?yōu)樾盘栐渫ㄟ^的平均電流由安培級下降到微安級；</p><p>　　司機操作功能全部集中在方向盤上，方便了司機的操作；</p><p>　　整車成本有所下降，預(yù)計下降幅度10%---20% 。</p><p>　　圖1.1 控制器脈沖功能分布圖<

12、/p><p>　　目前，以上系統(tǒng)已經(jīng)完成試車，在輕型車CA1046L試車25000公里，在紅旗CA7221試車35000公里，情況良好。所以，以上產(chǎn)品已經(jīng)由實驗室階段轉(zhuǎn)入生產(chǎn)階段。</p><p>　　在原WZ-0-1系統(tǒng)的基礎(chǔ)上，又新研制出了WZ64-0-2系統(tǒng)，這一系統(tǒng)在WZ32-0-1的基礎(chǔ)上又增加了以下功能：</p><p>　　1車實現(xiàn)自檢，并顯示報警信息，將

13、故障隱患及故障點直接顯示給司機，使汽車行使更加安全；</p><p>　　2主頻 由3.3K上升到6K，響應(yīng)時間保持0.01S；</p><p>　　3控制點由32點上升到64點；</p><p>　　以上系統(tǒng)的實驗階段已經(jīng)結(jié)束。</p><p>　　現(xiàn)在正在研制WZ128-0-10系統(tǒng)，這一系統(tǒng)的主要特點是：可以將全車的所有模擬信號轉(zhuǎn)變?yōu)閃

14、Z信號，從而完成包括電噴，ABS,儀表在內(nèi)的整車所有信號融入一線控制之中，徹底實現(xiàn)整車的一線制控制。</p><p><b>　　系統(tǒng)硬件設(shè)計</b></p><p>　　2.1 方案論證 </p><p><b>　　設(shè)計要求：</b></p><p>　　以DSP為主控制器，設(shè)計一個檢測裝置

15、。接受板接收發(fā)射板以主頻3.3K發(fā)出一系列 2V或4V電平的脈沖，要求控制相應(yīng)的繼電器動作。要求自行模擬發(fā)射板發(fā)出主頻3.3K發(fā)出一系列2V或4V電平的脈沖。在相應(yīng)位置的2V電平脈沖變?yōu)?V電平脈沖。然后進行檢測，判斷接收板的好壞。</p><p>　　2.1.1 設(shè)計原理</p><p>　　一線制汽車控制器接收板的工作過程是：接收板接收來自發(fā)射板以主頻3.3K發(fā)出的一系列2V或4V的電

16、平脈沖，當(dāng)脈沖為2V時，接收板不動作，當(dāng)脈沖為4V時，接收板相應(yīng)的控制信號變?yōu)?2V電平，控制相應(yīng)的繼電器動作。</p><p>　　根據(jù)上述原理，接收檢測板首先要模擬發(fā)射板發(fā)出3.3K發(fā)出一系列2V或4V的電平脈沖，在相應(yīng)位置的2V電平脈沖基礎(chǔ)上疊加為4V電平脈沖，然后對接收板的輸出信號進行檢測，以判斷接收板的好壞。</p><p>　　2.1.2 論證方案</p><

17、;p><b>　　方案一：</b></p><p>　　采用89C51單片機實現(xiàn)。單片機軟件編程自用度大，可用編程實現(xiàn)各種控制算法和邏輯控制。不過單片機對于外部數(shù)據(jù)的采集需另接A/D轉(zhuǎn)換來實現(xiàn)，導(dǎo)致外圍電路比較復(fù)雜。 </p><p><b>　　方案二：</b></p><p>　　采用高速數(shù)字信號處理器 DSP

18、實現(xiàn)。DSP內(nèi)置模數(shù)轉(zhuǎn)換器等外設(shè)，片內(nèi)具有豐富的可編程多路復(fù)用I/O引腳，而且它的數(shù)據(jù)處理速度與89C51相比更有優(yōu)勢，在軟件編程方面，DSP的語言可以采用C語言和匯編語言相結(jié)合的更為靈活的方式。</p><p>　　基于以上優(yōu)點，本設(shè)計采用高速數(shù)字信號處理器（DSP）作為控制電路的核心。</p><p>　　2.1.3 器件選擇</p><p><b>

19、　　主控制器的選擇</b></p><p>　　在眾多的DSP芯片種類中，最成功的是美國德克薩斯儀器公司（Texas Instruments，簡稱TI）的一系列產(chǎn)品。TI公司在1982年成功推出啟迪一代DSP芯片TMS32010及其系列產(chǎn)品TMS32011、TMS32C10/C14/C15/等，之后相繼推出了第二代DSP芯片TMS32020、TMS320C25/C26/C28，第三代DSP芯片TMS3

20、2C30/C31/C32，第四代DSP芯片TMS32C40/C44，第五代DSP芯片TMS32C50/C51/C52/C53以及集多個DSP于一體的高性能DSP芯片TMS32C80/C82等。</p><p>　　采用TI公司的TMS320LF240x芯片作為控制器。TMS320LF240x芯片作為DSP控制器24x系列的新成員，是TMS320C2000平臺下的一種定點DSP芯片。從結(jié)構(gòu)設(shè)計上講，240x系列DS

21、P提供了低成本、低消耗、高性能的處理能力，對電機的數(shù)字化控制作用非常突出。</p><p>　　TI公司的TMS320F240器件是基于TMS320C2 型16位定點數(shù)字信號處理器（DSP）的新型DSP控制器。由于F240器件片內(nèi)集成了544字雙口RAM、雙10位模數(shù)轉(zhuǎn)換模塊、串行通信接口以及提供死區(qū)功能和12路比較/脈沖寬度調(diào)制通道的事件管理器模塊，并將存儲器和外設(shè)集成到控制器內(nèi)部，使得F240在諸多微機控制系

22、統(tǒng)中得到了廣泛的應(yīng)用。</p><p>　　基于上述原因，本次設(shè)計采用TMS320F240作為控制器 </p><p>　　存儲器 CY7C199</p><p>　　CY7C199是一種采用COMS工藝制成的32K × 8位的SRAM芯片，采用28引腳DIP封裝或其它的封裝形式。該電源5伏供電，其輸入輸出

23、電平與TTL電平兼容，三態(tài)輸出。它的讀寫訪問時間根據(jù)不同型號可從20ns—200ns。</p><p>　　該芯片具有低功耗操作方式，當(dāng)未選通時，芯片處于底功耗狀態(tài)，這時可減少80%以上的功耗，只需要2伏電源供電，幾十微安電流就可以保持數(shù)據(jù)不變，此性能可用于電池供電的數(shù)據(jù)掉電保護操作。</p><p>　　AD轉(zhuǎn)換 DAC8562</p><p>　　目前，在測試和

24、控制領(lǐng)域中，大量地使用了數(shù)據(jù)采集系統(tǒng)，而且位數(shù)更多、速度更快、精度更高的D/A轉(zhuǎn)換器件不斷出現(xiàn)。DAC8562是高速高精度12位數(shù)字／模擬轉(zhuǎn)換器芯片，由于DAC8562轉(zhuǎn)換器件的功耗特別低，而且其線性失真可低達0.012%，因此，該D/A轉(zhuǎn)換器芯片特別適合于精密模擬數(shù)據(jù)的獲得和控制。此外，由于DAC8562器件內(nèi)部帶有激光制作的精密晶片電阻和溫度補償電路以及NMOS開關(guān)，因而可充分保證DAC8562具有12位的精度。 DAC8562其性

25、能指標，精度要求完全符合設(shè)計要求。</p><p>　　運放電路 LM324 </p><p>　　設(shè)計中，運放電路主要實現(xiàn)電平脈沖的放大，并且，放大倍數(shù)不是很大，LM324是四運放集成電路，它采用14腳雙列直插塑料封裝。它的內(nèi)部包含四組形式完全相同的運算放大器，除電源共用外，四組運放相互獨立。使用LM324運放電路可實現(xiàn)設(shè)計要求。</p><p><b&g

26、t;　　時鐘電路設(shè)計</b></p><p>　　采用封裝好的晶體振蕩器，將外部時鐘源直接輸入X2/CLKIN引腳，而將X1引腳懸空。如圖所示。只要將晶體振蕩器的4腳接+5V，2引腳接地，就可以在3腳上獲得時鐘信號。 </p><p><b>　　圖2.1晶體振蕩器</b></p><p><b>　　復(fù)位電路<

27、;/b></p><p>　　TMS320F240芯片的引腳/RS是復(fù)位輸入信號，當(dāng)該引腳電平為低時使芯片復(fù)位。在設(shè)計復(fù)位電路時，一般應(yīng)從兩種復(fù)位的需要去考慮，一個是上電復(fù)位；另一個是工作中的復(fù)位。在系統(tǒng)剛接通電源時，復(fù)位電路應(yīng)處于低電平以使系統(tǒng)從一個初始狀態(tài)開始工作：這段低電平時間應(yīng)該大于系統(tǒng)的晶體振蕩器起振時間，以便避開振蕩器起振時的非線性特性對整個系統(tǒng)的影響：通常，共振需要100—200ms的穩(wěn)定時間

28、，則上電復(fù)位時間應(yīng)該大于200ms：工作中復(fù)位則要求復(fù)位的低電平至少保持6個時鐘周期，以使芯片的初始化能夠正確的完成。</p><p><b>　　2.2主控制器</b></p><p>　　2.2.1 DSP發(fā)展概述及DSP基礎(chǔ)</p><p>　　一.什么是DSP芯片　</p><p>　　DSP芯片，也稱數(shù)字信號處

29、理器，是一種具有特殊結(jié)構(gòu)的微處理器。DSP芯片的內(nèi)部采用程序和數(shù)據(jù)分開的哈佛結(jié)構(gòu)，具有專門的硬件乘法器，廣泛采用流水線操作，提供特殊的DSP 指令，可以用來快速地實現(xiàn)各種數(shù)字信號處理算法。根據(jù)數(shù)字信號處理的要求，DSP芯片一般具有如下的一些主要特點：</p><p>　?。ㄒ唬┰谝粋€指令周期內(nèi)可完成一次乘法和一次加法。</p><p>　　（二）程序和數(shù)據(jù)空間分開，可以同時訪問指令和數(shù)據(jù)。

30、</p><p>　　（三）片內(nèi)具有快速RAM，通?？赏ㄟ^獨立的數(shù)據(jù)總線在兩塊中同時訪問。</p><p>　?。ㄋ模┚哂械烷_銷或無開銷循環(huán)及跳轉(zhuǎn)的硬件支持。</p><p>　?。ㄎ澹┛焖俚闹袛嗵幚砗陀布蘒/O支持。</p><p>　?。┚哂性趩沃芷趦?nèi)操作的多個硬件地址產(chǎn)生器。</p><p>　?。ㄆ撸┛梢圆?/p>

31、行執(zhí)行多個操作。</p><p>　?。ò耍┲С至魉€操作，使取指、譯碼和執(zhí)行等操作可以重疊執(zhí)行。</p><p>　　與通用微處理器相比，DSP芯片的其他通用功能相對較弱些。</p><p>　　二.DSP芯片的發(fā)展</p><p>　　世界上第一個單片DSP芯片是1978年AMI公司宣布的S2811，1979年美國Iintel公司發(fā)布的商

32、用可編程期間2920是DSP芯片的一個主要里程碑。這兩種芯片內(nèi)部都沒有現(xiàn)代DSP芯片所必須的單周期芯片。 1980年。日本NEC公司推出的μPD7720是第一個具有乘法器的商用DSP 芯片。第一個采用CMOS工藝生產(chǎn)浮點DSP芯片的是日本的Hitachi 公司，它于1982年推出了浮點DSP芯片。1983年，日本的Fujitsu公司推出的MB8764，其指令周期為120ns ，且具有雙內(nèi)部總線，從而處理的吞吐量發(fā)生了一個大的飛躍。而第一

33、個高性能的浮點DSP芯片應(yīng)是AT&T公司于1984年推出的DSP32。</p><p>　　在這么多的DSP芯片種類中，最成功的是美國德克薩斯儀器公司（Texas Instruments，簡稱TI）的一系列產(chǎn)品。TI公司災(zāi)982年成功推出啟迪一代DSP芯片TMS32010及其系列產(chǎn)品TMS32011、TMS32C10/C14/C15/C16/C17等，之后相繼推出了第二代DSP芯片TMS32020、TMS

34、320C25/C26/C28，第三代DSP芯片TMS32C30/C31/C32，第四代DSP芯片TMS32C40/C44，第五代DSP芯片TMS32C50/C51/C52/C53以及集多個DSP于一體的高性能DSP芯片TMS32C80/C82等。</p><p>　　自1980年以來，DSP芯片得到了突飛猛進的發(fā)展，DSP芯片的應(yīng)用越來越廣泛。從運算速度來看，MAC（一次乘法和一次加法）時間已經(jīng)從80年代初的40

35、0ns（如TMS32010）降低到40ns（如TMS32C40），處理能力提高了10多倍。DSP芯片內(nèi)部關(guān)鍵的乘法器部件從1980年的占模區(qū)的40左右下降到5以下，片內(nèi)RAM增加一個數(shù)量級以上。從制造工藝來看，1980年采用4μ的N溝道MOS工藝，而現(xiàn)在則普遍采用亞微米CMOS工藝。DSP芯片的引腳數(shù)量從1980年的最多64個增加到現(xiàn)在的200個以上，引腳數(shù)量的增加，意味著結(jié)構(gòu)靈活性的增加。此外，DSP芯片的發(fā)展，是DSP系統(tǒng)的成本、體

36、積、重量和功耗都有很大程度的下降。</p><p>　　三.DSP芯片的分類</p><p>　　DSP的芯片可以按照以下的三種方式進行分類。</p><p><b>　　（一）按基礎(chǔ)特性分</b></p><p>　　這是根據(jù)DSP芯片的工作時鐘和指令類型來分類的。如果DSP芯片在某時鐘頻率范圍內(nèi)的任何頻率上能正常工作

37、，除計算速度有變化外，沒有性能的下降，這類DSP芯片一般稱之為靜態(tài)DSP芯片。</p><p>　　如果有兩種或兩種以上的DSP芯片,它們的指令集和相應(yīng)的機器代碼機管腳結(jié)構(gòu)相互兼容,則這類DSP芯片稱之為一致性的DSP芯片。</p><p><b>　?。ǘ┌磾?shù)據(jù)格式分</b></p><p>　　這是根據(jù)DSP芯片工作的數(shù)據(jù)格式來分類的。數(shù)

38、據(jù)以定點格式工作的DSP芯片稱之為定點DSP芯片。以浮點格式工作的稱為DSP芯片。不同的浮點DSP芯片所采用的浮點格式不完全一樣，有的DSP芯片采用自定義的浮點格式，有的DSP芯片則采用IEEE的標準浮點格式。</p><p><b>　　（三）按用途分</b></p><p>　　按照DSP芯片的用途來分，可分為通用型DSP芯片和專用型的DSP芯片。通用型DSP芯片

39、適合普通的DSP應(yīng)用，如TI公司的一系列DSP芯片。專用型DSP芯片市為特定的DSP運算而設(shè)計，更適合特殊的運算，如數(shù)字濾波，卷積和FFT等。</p><p>　　四.DSP芯片的選擇</p><p>　?。ㄒ唬┰O(shè)計DSP應(yīng)用系統(tǒng)，選擇DSP芯片時非常重要的一個環(huán)節(jié)。只有選定了DSP芯片才能進一步設(shè)計外圍電路集系統(tǒng)的其它電路?？偟膩碚f，DSP芯片的選擇應(yīng)根據(jù)實際的應(yīng)用系統(tǒng)需要而確定。一般來

40、說，選擇DSP芯片時考慮如下諸多因素。</p><p>　　1.DSP芯片的運算速度。運算速度是DSP芯片的一個最重要的性能指標，也是選擇DSP芯片時所需要考慮的一個主要因素。DSP芯片的運算速度可以用以下幾種性能指標來衡量：</p><p>　　（1）指令周期。就是執(zhí)行一條指令所需要的時間，通常以ns為單位。</p><p>　?。?）MAC時間。即一次乘法加上一

41、次加法的時間。</p><p>　?。?）FFT執(zhí)行時間。即運行一個N點FFT程序所需的時間。</p><p>　　（4）MIPS。即每秒執(zhí)行百萬條指令。</p><p>　?。?）MOPS。即每秒執(zhí)行百萬次操作。</p><p>　?。?）MFLOPS。即每秒執(zhí)行百萬次浮點操作。</p><p>　?。?）BOPS。

42、即每秒執(zhí)行十億次操作。</p><p>　　2.DSP芯片的價格。根據(jù)一個價格實際的應(yīng)用情況，確定一個價格適中的DSP芯片。</p><p>　　3.DSP芯片的硬件資源。</p><p>　　4.DSP芯片的運算速度。</p><p>　　5.DSP芯片的開發(fā)工具。</p><p>　　6.DSP 芯片的功耗。<

43、;/p><p>　　7.其它的因素，如封裝的形式、質(zhì)量標準、生命周期等。</p><p>　?。ǘ〥SP應(yīng)用系統(tǒng)的運算量是確定選用處理能力多大的DSP芯片的基礎(chǔ)。那么如何確定DSP系統(tǒng)的運算量以選擇DSP芯片呢？</p><p><b>　　1.按樣點處理</b></p><p>　　按樣點處理就是DSP算法對每一個輸入樣

44、點循環(huán)一次。例如；一個采用LMS算法的256抽頭德的自適應(yīng)FIR濾波器，假定每個抽頭的計算需要3個MAC周期，則256抽頭計算需要256*3=768個MAC周期。如果采樣頻率為8KHz，即樣點之間的間隔為125μs的時間，DSP芯片的MAC周期為200μs，則768個周期需要153.6μs的時間，顯然無法實時處理，需要選用速度更快的芯片。</p><p><b>　　2.按幀處理</b>&l

45、t;/p><p>　　有些數(shù)字信號處理算法不是每個輸入樣點循環(huán)一次，而是每隔一定的時間間隔（通常稱為幀）循環(huán)一次。所以選擇DSP芯片應(yīng)該比較一幀內(nèi)DSP芯片的處理能力和DSP算法的運算量。假設(shè)DSP芯片的指令周期為P（ns），一幀的時間為⊿τ（ns），則該DSP芯片在一幀內(nèi)所提供的最大運算量為⊿τ/ P 條指令。</p><p>　　五.DSP芯片的基本結(jié)構(gòu)</p><p&

46、gt;　?。ㄒ唬〥SP芯片的基本結(jié)構(gòu)包括：</p><p><b>　　1.哈佛結(jié)構(gòu)；</b></p><p><b>　　2.流水線操作；</b></p><p>　　3.專用的硬件乘法器；</p><p>　　4.特殊的DSP指令；</p><p>　　5.快速的指令周期

47、。</p><p><b>　?。ǘ┕鸾Y(jié)構(gòu)</b></p><p>　　哈佛結(jié)構(gòu)的主要特點是將程序和數(shù)據(jù)存儲在不同的存儲空間中，即程序存儲器和數(shù)據(jù)存儲器是兩個相互獨立的存儲器，每個存儲器獨立編址，獨立訪問。與兩個存儲器相對應(yīng)的是系統(tǒng)中設(shè)置了程序總線和數(shù)據(jù)總線，從而使數(shù)據(jù)的吞吐率提高了一倍。由于程序和存儲器在兩個分開的空間中，因此取指和執(zhí)行能完全重疊。</p&

48、gt;<p>　　流水線與哈佛結(jié)構(gòu)相關(guān)，DSP芯片廣泛采用流水線以減少指令執(zhí)行的時間，從而增強了處理器的處理能力。處理器可以并行處理二到四條指令，每條指令處于流水線的不同階段。如2.2圖所示是一個三級流水線操作的例子。</p><p>　　圖2.2 三級流水線操作</p><p>　?。ㄈＳ玫挠布朔ㄆ?lt;/p><p>　　乘法速度越快，DSP處理

49、器的性能越高。由于具有專用的應(yīng)用乘法器，乘法可在一個指令周期內(nèi)完成。</p><p>　?。ㄋ模┨厥獾腄SP指令DSP芯片是采用特殊的指令。</p><p>　　快速的指令周期哈佛結(jié)構(gòu)、流水線操作、專用的硬件乘法器、特殊的DSP指令再加上集成電路的優(yōu)化設(shè)計可使DSP芯片的指令周期在200ns以下。</p><p>　　六.DSP系統(tǒng)的特點</p>&l

50、t;p>　　數(shù)字信號處理系統(tǒng)是以數(shù)字信號處理為基礎(chǔ)，因此具有數(shù)字處理的全部特點：</p><p>　　（一）接口方便。DSP系統(tǒng)與其它以現(xiàn)代數(shù)字技術(shù)為基礎(chǔ)的系統(tǒng)或設(shè)備都是相互兼容，這樣的系統(tǒng)接口以實現(xiàn)某種功能要比模擬系統(tǒng)與這些系統(tǒng)接口要容易的多。</p><p>　?。ǘ┚幊谭奖?。DSP系統(tǒng)的可編程DSP芯片可使設(shè)計人員在開發(fā)過程中靈活方便地對軟件進行修改和升級。</p>

51、;<p>　?。ㄈ┓€(wěn)定性好。DSP系統(tǒng)以數(shù)字處理為基礎(chǔ)，受環(huán)境溫度以及噪聲的影響較小，可靠性高。</p><p>　?。ㄋ模┚雀摺?6位數(shù)字系統(tǒng)可以達到的精度。</p><p>　　（五）可重復(fù)性好。模擬系統(tǒng)的性能受元器件參數(shù)性能變化比較大，而數(shù)字系統(tǒng)基本上不受影響，因此數(shù)字系統(tǒng)便于測試，調(diào)試和大規(guī)模生產(chǎn)。</p><p>　?。┘煞奖?。DS

52、P系統(tǒng)中的數(shù)字部件有高度的規(guī)范性，便于大規(guī)模集成。</p><p>　　七.DSP芯片的應(yīng)用</p><p>　　自從DSP芯片誕生以來，DSP芯片得到了飛速的發(fā)展。DSP芯片高速發(fā)展，一方面得益于集成電路的發(fā)展，另一方面也得益于巨大的市場。在短短的十多年時間，DSP芯片已經(jīng)在信號處理、通信、雷達等許多領(lǐng)域得到廣泛的應(yīng)用。目前，DSP芯片的價格也越來越低，性能價格比日益提高，具有巨大的應(yīng)用

53、潛力。DSP芯片的應(yīng)用主要有：</p><p>　?。ㄒ唬┬盘柼幚?-如，數(shù)字濾波、自適應(yīng)濾波、快速傅里葉變換、相關(guān)運算、頻譜分析、卷積等。</p><p>　?。ǘ┩ㄐ?-如，調(diào)制解調(diào)器、自適應(yīng)均衡、數(shù)據(jù)加密、數(shù)據(jù)壓縮、回坡抵消、多路復(fù)用、傳真、擴頻通信、糾錯編碼、波形產(chǎn)生等。</p><p>　?。ㄈ┱Z音--如語音編碼、語音合成、語音識別、語音增強、說話人辨

54、認、說話人確認、語音郵件、語音儲存等。</p><p>　?。ㄋ模﹫D像/圖形--如二維和三維圖形處理、圖像壓縮與傳輸、圖像增強、動畫、機器人視覺等。</p><p>　?。ㄎ澹┸娛?-如保密通信、雷達處理、聲納處理、導(dǎo)航等。</p><p>　?。﹥x器儀表--如頻譜分析、函數(shù)發(fā)生、鎖相環(huán)、地震處理等。</p><p>　?。ㄆ撸┳詣涌刂?

55、-如引擎控制、深空、自動駕駛、機器人控制、磁盤控制。</p><p>　　（八）醫(yī)療--如助聽、超聲設(shè)備、診斷工具、病人監(jiān)護等。</p><p>　?。ň牛┘矣秒娖?-如高保真音響、音樂合成、音調(diào)控制、玩具與游戲、數(shù)字電話/電視等。</p><p>　　2.2.2 所用芯片TMS320F240介紹 </p><p>　　1．TMS320F2

56、40性能指標</p><p>　　TMS320F240是TI公司生產(chǎn)的一種低價格高性能16位定點運算DSP芯片，</p><p><b>　　其主要性能指標為：</b></p><p>　?。?）內(nèi)核CPU：32位中央算術(shù)邏輯單元（CALU）；32位累加器；16位×16位并行乘法器，產(chǎn)生32位乘積；三個定標移位器；八個16位輔助寄存器

57、和一個用于數(shù)據(jù)存儲器間接尋址的專用算術(shù)單元。</p><p>　?。?）存儲器：544字×16位片內(nèi)數(shù)據(jù)/程序雙口RAM；16K字×16位片內(nèi)程序FLASH；224K字×16位最大尋址存儲范圍；16位地址總線和16位數(shù)據(jù)總線。</p><p>　?。?）中斷：功率驅(qū)動保護中斷，復(fù)位，NMI（不可屏蔽中斷）和三個可屏蔽中斷。</p><p&g

58、t;　?。?）速度：50ns指令周期（20MIPS），且大多數(shù)指令為單周期。</p><p>　?。?）定時器：3個16位通用定時器，共有6個可設(shè)置模式。</p><p>　?。?）雙10位A/D轉(zhuǎn)換器。</p><p>　?。?）28個可單獨編程的多路復(fù)用I/O引腳。</p><p>　　（8）串行通信接口（SCI）。</p>

59、<p>　?。?）基于鎖相環(huán)（PLL）的時鐘模塊。</p><p>　?。?0）帶實時中斷的看門狗定時器模塊。</p><p><b>　　2．CPU</b></p><p>　　TMS320F240的中央處理單元包括：(1)32位中央算術(shù)邏輯單元(CALU)和累加器，可實現(xiàn)二進制補碼算術(shù)運算；(2)CALU的輸入/輸出數(shù)據(jù)定標移位

60、器，用于定標、位抽取、擴展算術(shù)運算和溢出預(yù)防操作的32位移位器；(3)乘法器，實現(xiàn)16位16位二進制不碼乘法運算，輸出32位結(jié)果；(4)輔助寄存器算術(shù)單元(ARAU)和輔助寄存器。</p><p>　　圖2.3 TMS320F240</p><p>　　2.2.3 系統(tǒng)配置和中斷</p><p>　　TMS320F240的中斷可以劃分為：</p>&l

61、t;p>　　軟件中斷：由指令I(lǐng)NTR、NMl、TRAP向CPU發(fā)出中斷信號。</p><p>　　硬件中斷：1外部硬件中斷，由外部中斷引腳上的中斷申請信號觸發(fā)。</p><p>　　2內(nèi)部硬件中斷，由片內(nèi)外圍設(shè)備的請求信號觸發(fā)。</p><p>　　從另一個角度講，TMS320F240的中斷可以劃分為：</p><p>　　可屏蔽中斷：

62、僅包括硬件中斷，可以通過軟件屏蔽或使能。</p><p>　　非屏蔽中斷：包括所有軟件中斷和外部硬件中斷RS、NMl，它們不能被屏蔽。</p><p>　　TMS320F240的中斷響應(yīng)過程可分為以下3個主要階段：</p><p>　　1.接收中斷請求：由指令啟動的軟件中斷、來自引腳的中斷請求或由片內(nèi)外圍器件發(fā)出的硬件中斷向CPU提出中斷請求。</p>

63、<p>　　2.響應(yīng)中斷：如果中斷是可屏蔽的，則必須滿足某種條件，TMS320F240才進行響應(yīng)。而對于非屏蔽硬件中斷和軟件中斷來說，CPU立即響應(yīng)。</p><p>　　3.執(zhí)行中斷服務(wù)程序。一旦中斷被確認，TMS320F240將迫使CPU轉(zhuǎn)移到預(yù)先確定的中斷矢量地址，轉(zhuǎn)人相應(yīng)的中斷服務(wù)子程序入門，并執(zhí)行該程序。</p><p>　　F240芯片的外部中斷引腳個數(shù)因為型號的不

64、同而有所不同，最多可有6個外部引腳，它們的極性和大多數(shù)的優(yōu)先級都可通過類型A、B、C中斷控制寄存器進行軟件編程，在本設(shè)計中用到了由片內(nèi)外圍設(shè)備中斷。</p><p><b>　　2.2.4 存儲器</b></p><p>　　存儲器選用CYPRESS公司生產(chǎn)的CMOS靜態(tài)存儲器CY7C199。 CY7C199主要性能指標為：</p><p>　

65、　a) 大容量32K×8bit Static RAM；</p><p>　　b) 快速訪問時間15ns；</p><p>　　c) 兼容TTL電平輸入輸出；</p><p>　　d) 低功耗，自動省電模式。</p><p>　　在本系統(tǒng)中使用2片RAM用于存儲數(shù)據(jù)，地址范圍：8000H～FFFFH，共64K×8bit，則分

66、配給每個通道的存儲深度達到64Kbit。</p><p>　　圖2.4 CY7C199</p><p>　　TMS320F240外擴兩片CY7C199的硬件連線圖</p><p>　　圖2.5 TMS320F240與CY7C199的連線圖</p><p>　　2.2.5 時鐘電路設(shè)計</p><p>　　計算機系統(tǒng)中

67、的時鐘分為硬件時鐘和軟件時鐘，以及絕對時鐘和相對時鐘。時鐘可以防止系統(tǒng)陷入死循環(huán)，實現(xiàn)作業(yè)按時間片輪轉(zhuǎn)運行，給出正確的時間信號，定時喚醒事件確定時間執(zhí)行的事件等。</p><p>　　DSP中的時鐘模塊為整個器件提供各種時鐘頻率。該模塊有6個引腳：OSCBYP非、XTAL1/CLKIN和XTAL2。OSCBYP非用來選擇內(nèi)部震蕩器是否被旁路，如果OSCBYP非接高電平，表示使用內(nèi)部震蕩器，上電后震蕩器電路大約需要

68、1ms才會產(chǎn)生穩(wěn)定的時鐘。若OSCBYP非引腳接地，表示旁路內(nèi)部震蕩器使用外部時鐘輸入，此時引腳XTAL2懸空，在這次設(shè)計中采用了OSCBYP非引腳接地的接法，晶體震蕩器采用的是18432M。</p><p>　　圖2.6 晶體震蕩電路</p><p>　　F240DSP控制器的時鐘系統(tǒng)有別于一般的微控制器，它利用接在外部總線上的鎖相環(huán)時鐘模塊（PLL）為整個F240控制器提供所需要的各

69、種時鐘信號，PLL是一個8位外設(shè)。</p><p>　　連接在外設(shè)總線上的 PLL時鐘模塊為整個器件提供所需要的各種時鐘信號。PLL可產(chǎn)生4種不同頻率的時鐘：</p><p>　?。?） CPUCLK（CPU時鐘）。這是PLL模塊提供的最高頻率時鐘，CPU、所有直接掛接在CPU總線上的存儲器及外設(shè)都使用該時鐘信號，外部存儲器接口也使用這個時鐘。片內(nèi)所有其他的時鐘信號都是由CPUCLK經(jīng)過分

70、頻以后得到的。</p><p>　　（2） SYSCLK（系統(tǒng)時鐘）。這個時鐘的頻率為CPUCLK的1/2或1/4。所有連至外設(shè)總線的片內(nèi)外設(shè)都使用這個時鐘信號。</p><p>　?。?） ACLK（模擬時鐘）。該時鐘用于模擬模塊，如果使用推薦頻率范圍內(nèi)的輸入信號、CLCR1寄存器的CKINF位3—0被正確編碼，且CPUCLK的頻率為偶數(shù)MHZ，則該時鐘具有1.0MHZ±10%

71、的額定頻率。</p><p>　?。?） WDCLK看門狗時鐘。這是一個用于看門狗定時器/實時中斷模塊的低頻率時鐘，其額定頻率為16KHZ。</p><p>　　PLL時鐘模塊的內(nèi)部包括所有必需的控制寄存器，這些寄存器被映射至片內(nèi)局部數(shù)據(jù)存儲器的相關(guān)地址單元；它也包含了低功耗模式時哪個時鐘信號被關(guān)閉；還包含決定當(dāng)CPU進入空閑模式時哪個時鐘被關(guān)閉的低功耗方式控制位。</p>

72、<p>　　為了實現(xiàn)外部時鐘信號的輸入，PLL時鐘信號的輸入，PLL時鐘模塊具有3個與之相關(guān)的引腳，它們分別是：</p><p>　?。?）OSCBYP。該震蕩器旁路引腳用來選擇片內(nèi)震蕩器電路是否被旁路。如果X24X使用外部時鐘輸入信號，則該引腳被拉低（0V），旁路片內(nèi)震蕩器電路；如果X24X使用外部基準晶體與片內(nèi)震蕩器電路共同產(chǎn)生時鐘輸入信號，則該引腳應(yīng)被拉高。而在這次的設(shè)計中，選用的是外接晶體震蕩器

73、，而不是片內(nèi)震蕩器，所以該引腳在這次設(shè)計中被接地。</p><p>　?。?）XTAL1/CLKIN。當(dāng)使用片內(nèi)震蕩器電路時，該震蕩器輸入引腳一般與一個4、6或8MHZ的外部基準晶體相連；否則，它用做一個外部時鐘輸入引腳。這次設(shè)計中該引腳被用做一個外部時鐘輸入引腳。</p><p>　　（3）XTAL2.當(dāng)使用片內(nèi)震蕩器時，該震蕩器輸出引腳一般與片外的4、6或8MHZ基準晶體的另一端相連，

74、否則它保持懸空。由于這次設(shè)計選用的是片外晶體震蕩器，所以該引腳被懸空。而選用的晶體震蕩器是18324M，它是20M的。</p><p>　　由于PLL時鐘模塊是一個8位外設(shè)，因此，控制寄存器都是8位的，當(dāng)訪問與這些寄存器對應(yīng)的數(shù)據(jù)存儲器地址單元時，總是低8位有效。</p><p>　　看門狗/實時中斷模塊用來監(jiān)控系統(tǒng)和硬件的操作，它可以 按照自己設(shè)定的時間間隔產(chǎn)生中斷。如果軟件的執(zhí)行進入了

75、一個不正確的循環(huán)后者CPU的進行出現(xiàn)異常時，看門狗計數(shù)器就產(chǎn)生數(shù)據(jù)益處，從而實現(xiàn)系統(tǒng)復(fù)位，使系統(tǒng)進入預(yù)定義狀態(tài)。</p><p>　　系統(tǒng)中的絕大多數(shù)異常狀況都能通過看門狗的操作進行清除。因此這個片上外設(shè)模塊保證了系統(tǒng)運行的可靠性和完整性。</p><p>　　與其他模塊一樣，看門狗/實時中斷模塊直接掛在X24X片內(nèi)的16位外設(shè)總線上，由于它是一個8個外設(shè)，因此，在對該模塊內(nèi)部的寄存器進行

76、讀寫訪問時，外設(shè)總線的15—8位是沒有意義的。</p><p>　　在這次的設(shè)計中為了系統(tǒng)開發(fā) 或調(diào)試等目的，需要禁止WD定時器的運行。此時在器件復(fù)位期間給Vccp引腳施加5V電壓，同時設(shè)置WD控制寄存器（WDCR）中的WDDIS位為1，可以禁止WD定時器的運行。</p><p>　　WD控制寄存器WDCR的各位為</p><p>　　因此WD控制寄存器WDCR的控

77、制字為01000000。</p><p>　　以下是關(guān)于晶體震蕩器的一些介紹：</p><p>　　微波頻率源是所有微波系統(tǒng)（如雷達、通訊、導(dǎo)航等）的基本微波能源。主要包括固定頻率振蕩器（點頻振蕩源）和微波頻率合成器兩類產(chǎn)品。固定頻率振蕩器采用鎖相環(huán)技術(shù)來獲得高穩(wěn)定度、低相位噪聲的輸出信號，在通訊系統(tǒng)和雷達系統(tǒng)中作為本機振蕩器得到最廣泛的應(yīng)用，其中包括VCO鎖相點頻源、DRO鎖相點頻源等。

78、 石英晶體震蕩器是一種高穩(wěn)定的頻率源，但是它們只能工作于幾百兆赫范圍內(nèi)。在微波頻率，穩(wěn)定的頻率源通常用石英晶體振蕩器經(jīng)N次倍頻來實現(xiàn)。介質(zhì)振蕩器（DRO）由于其Q值高，尺寸小以及在微波集成電路中的良好集成能力，可直接用作確定頻率的元件，以提供一種小巧、精致而不昂貴的結(jié)構(gòu)來實現(xiàn)高穩(wěn)定度，從而已被較多地用來實現(xiàn)低噪聲和溫度穩(wěn)定的固定頻率振蕩器。</p><p>　　晶體震蕩是大家都知道的穩(wěn)定度極高的信號源，

79、但是事物總有他的兩面性，穩(wěn)定的信號源就意味著我們很難對他進行大頻偏的頻率調(diào)制，同時由于晶體只能作成一種標準的頻率，并不能想LC震蕩器那樣輕松的任意改變頻率。</p><p>　　2.2.6 復(fù)位電路設(shè)計</p><p>　　設(shè)計采用了復(fù)位電路，TMS320F240芯片的引腳/RS是復(fù)位輸入信號，當(dāng)該引腳電平為低時使芯片復(fù)位。在設(shè)計復(fù)位電路時，一般應(yīng)從兩種復(fù)位的需要去考慮，一個是上電復(fù)位；另

80、一個是工作中的復(fù)位。在系統(tǒng)剛接通電源時，復(fù)位電路應(yīng)處于低電平以使系統(tǒng)從一個初始狀態(tài)開始工作：這段低電平時間應(yīng)該大于系統(tǒng)的晶體振蕩器起振時間，以便避開振蕩器起振時的非線性特性對整個系統(tǒng)的影響：通常，共振需要100—200ms的穩(wěn)定時間，則上電復(fù)位時間應(yīng)該大于200ms：工作中復(fù)位則要求復(fù)位的低電平至少保持6個時鐘周期，以使芯片的初始化能夠正確的完成。</p><p>　　RC復(fù)位電路成本較低，一般情況下能夠保證系統(tǒng)

81、正常復(fù)位。但其功耗較大，</p><p>　　可靠性差；當(dāng)電源出現(xiàn)瞬態(tài)降落時．由于RC的響應(yīng)速度較慢，無法產(chǎn)生符合要</p><p>　　求的復(fù)位脈沖。另外電阻、電容受工作環(huán)境特別是溫度的影響較大，會結(jié)復(fù)位門限值的設(shè)計帶來困難。由于DSP系統(tǒng)的時鐘頻率較高，在運行中極易產(chǎn)生干擾和被干擾，甚至出現(xiàn)掉電和死機現(xiàn)象，因此在C20X應(yīng)用系統(tǒng)中一般都不采用這種RC復(fù)位電路，而使用性能全、價格低、可靠

82、性高的集成自動復(fù)仿電路。</p><p>　　圖2.7 上電復(fù)位電路圖</p><p>　　2.2.7 數(shù)字I/O接口</p><p>　　數(shù)字I/O端口模塊為控制專用I/O引腳和一些復(fù)用引腳的功能提供了一種靈活的方式。數(shù)字I/O是微處理器和外部設(shè)備聯(lián)系的接口，DSP芯片的I/O引腳大多數(shù)與其他功能模塊引腳共享。即可以作為普通的I/O引腳也可以做為其他功能引腳。通

83、過編程DSP內(nèi)部的數(shù)字I/O模塊的多個控制寄存器可以指定這些共享引腳是I/O還是功能引腳。當(dāng)引腳為I/O時，I/O模塊的控制寄存器數(shù)字方向位可以確定I/O方向及保存讀寫數(shù)據(jù)。</p><p>　　F240共有28個I/O共腳，這些引腳可以被分為兩組：</p><p>　　（1）專門I/O端口，A、B、C的數(shù)字I/O與其他基本功能共享引腳，該組引腳有20個，數(shù)字I/O端口可分為IOPA0-3

84、、IOPB0-7、IOPC0-7。</p><p>　?。?）模塊具有內(nèi)置I/O功能。比如SPI、SCI、外部中斷和PLL等功能引腳，同時也可以編程用做I/O引腳，該組引腳共有8個。</p><p>　　每個引腳有多個位來定義其操作[8]。</p><p>　　MAX控制位：該位確定引腳是I/O（0）還是功能引腳（1）。</p><p>　　

85、I/O方向位：當(dāng)引腳由MAX確定為I/O引腳時，該位確定引腳是輸入（0）或輸出（1）。</p><p>　　I/O數(shù)據(jù)位：當(dāng)引腳I/O且方向為輸入時，從該位讀取數(shù)據(jù)；若為輸出引腳，可將數(shù)據(jù)寫向該位。</p><p>　　2.3 前向通道 A/D</p><p>　　在前向通道中，接受板的信號通過6個LM324的數(shù)據(jù)采集器傳輸進入八位模擬開關(guān)CD4051，由CD40

86、51選通6組信號中的其中一組進入DSP，DSP集成的A/D轉(zhuǎn)換器將信號轉(zhuǎn)換進主控制器。</p><p>　　圖2.8 前向通道</p><p>　　2.3.1信號處理模塊</p><p>　　運放電路 LM324</p><p>　　LM324是四運放集成電路，它采用14腳雙列直插塑料封裝，外形如圖所示。由經(jīng)內(nèi)部頻率補償?shù)?個獨立的高增益

87、運算放大器組成。用一臺寬電壓范圍的電源工作，四組運放相互獨立。每一組運算放大器可用圖1所示的符號來表示，它有5個引出腳，其中“+”、“-”為兩個信號輸入端，“V+”、“V-”為正、負電源端，“Vo”為輸出端。兩個信號輸入端中，Vi-（-）為反相輸入端，表示運放輸出端Vo的信號與該輸入端的相位相反；Vi+（+）為同相輸入端，表示運放輸出端Vo的信號與該輸入端的相位相同。LM324的引腳排列見圖。 </p><p>

88、　　圖2.9 LM324原理圖 圖2.10 LM324引腳圖 </p><p>　　信號采集模塊部分用到了7個運算發(fā)大器，這里使用的運算發(fā)大器即上位提到的LM324。其中一個是用于電源信號采集，其他六個是用于6路信號的采集。</p><p><b>　　原理簡介：</b></p><p>　　由于DSP中AD模

89、塊的電壓要求在0—5V之間，所以要把其24V電壓轉(zhuǎn)化到0—5V之間，在第一個運算放大器中選用的反饋電阻為10K，輸入電阻為60K，這樣得到的運算的放大倍數(shù)為10K/60K=1/6，因此電壓就變?yōu)?/6*24V=4V。</p><p>　　圖2.11 信號放大電路</p><p>　　2.3.2 CD4051 </p><p>　　CD4051是單八通道模擬多路調(diào)

90、制器。 A, B,和C口控制并且禁止輸入。 三個二進制信號選擇8條通道是選通在"ON" 還是連接輸入到產(chǎn)品。</p><p>　　圖2.12 CD4051引腳圖 </p><p>　　本設(shè)計中的7路信號分別與CD4051 中8個抽頭的其中7個相連，通道選擇控制端C，B，A分別接TMS320F240上的IOPB0，IOPB1，IOPB2，由DSP來控制選通某

91、一路信號進入控制器進行檢測。</p><p>　　CD4051的選通邏輯圖如下：</p><p>　　圖2.13 CD4051邏輯圖</p><p>　　CD4051與6路運放組成的信號處理模塊如圖 2.12</p><p>　　圖2.14 CD4051與運放電路的連接圖</p><p>　　2.3.3 TMS32

92、0F240的ADC（模擬/數(shù)字轉(zhuǎn)換器）</p><p>　　F240 DSP系統(tǒng)中，片內(nèi)配置了兩個10位的模擬數(shù)字轉(zhuǎn)換器模塊（ADC）。并帶有內(nèi)部采樣保持電路。使用這個片內(nèi)轉(zhuǎn)換器，用戶不必要在片外擴展同類的器件,就可以方便的將系統(tǒng)中的電流、電壓等模擬信號輸入到片內(nèi)供CPU內(nèi)核進行處理。</p><p>　　ADC是一個帶有內(nèi)部采樣/保持電路的10位串行電容轉(zhuǎn)換器，整個片內(nèi)模擬模塊包括兩個獨

93、立的帶有內(nèi)部采樣和保持電路的模擬數(shù)字轉(zhuǎn)化單元。兩個獨立的模擬數(shù)字轉(zhuǎn)換單元為X24X系列器件提供了若干個模擬輸入通道，例如，在F240器件上共有16個可用的模擬輸入通道，每個模擬數(shù)字轉(zhuǎn)換單元提供8個輸入通道。每個模擬數(shù)字轉(zhuǎn)換單元的最大轉(zhuǎn)換時間大約為6.6μS。模擬數(shù)字轉(zhuǎn)換模塊正常工作需要的基準電壓有外部電源提供，小于或等于5V的直流基準電壓可通過基準電壓輸入引腳VREFHI和VREFLO得到；而引腳VREFHI和VREFLO必須分別連到5

94、V直流電源和模擬地上。</p><p>　　片內(nèi)ADC模塊具有以下特點：</p><p>　　（1）每個模擬數(shù)字轉(zhuǎn)換單元具有8個模擬輸入通道。</p><p>　?。?）可以同時使用兩個模擬數(shù)字轉(zhuǎn)換單元來進行信號轉(zhuǎn)換</p><p>　　（3）每個模擬數(shù)字轉(zhuǎn)換單元可連續(xù)進行轉(zhuǎn)換，也可以進行單轉(zhuǎn)換</p><p>　　（

95、4）模擬數(shù)字轉(zhuǎn)換可通過用戶軟件、內(nèi)部信號（來自事件管理器模塊）或外部信號啟動。</p><p>　?。?）基準電壓VREFHI和VREFLO可設(shè)定。</p><p>　?。?）2級先入先出結(jié)果寄存器，用于保存模擬信號轉(zhuǎn)換后得到的數(shù)字值。</p><p>　?。?）2個用戶可編程的模擬數(shù)字轉(zhuǎn)換模塊控制寄存器。</p><p>　?。?）可編程的

96、時鐘預(yù)定標選擇。</p><p>　?。?）可使用中斷后輪巡操作。</p><p>　　在這次設(shè)計中用到了ADC模塊中的ADCIN0/IOPA0，ADCIN1/IOPA1，ADCIN6，ADCIN9/INPA2，ADCIN15。其中ADCIN0/IOPA0，ADCIN1/IOPA1，ADCIN9/IOPA2，ADCSOC/IOPC0。都用于數(shù)字I/O端口，已經(jīng)在數(shù)字I/O端口中介紹了它們的

97、用處及如何連接，而ADCIN7，ADCIN15分別與兩個放大器相連接，在這次設(shè)計中供選用了三個運算放大器，選用的是LM324型運算放大器。它是四通用內(nèi)補償單電源運算放大器，此系列放大器有四個獨立的內(nèi)部頻率補償高增益運算放大器，可用于較寬電壓范圍的單電源環(huán)境工作，電源電流很小，而且同電源電壓無關(guān)，可用于換能放大器，直流增益單元及通常的運算放大器電路。其主要特點為：共模輸入電壓范圍包括地電位；輸入偏置電流有溫度補償；不需要兩個供電電源；可以

98、采用單一+5V電源，同數(shù)字集成電路兼容；功耗小，可用電池供電；電源電壓范圍寬，單電源從+3V到+32V，雙電源從±1.5V到±16V；很小的電源電流，僅700μA，同電源電壓無關(guān)。</p><p>　　集成運算放大器是廣泛應(yīng)用的一種模擬電路，在發(fā)展初期主要用于模擬數(shù)字運算功能，目前運算放大器的應(yīng)用已遠遠超出了數(shù)字運算的范圍，而涉及電子學(xué)的各個方面。如信號處理、電源穩(wěn)壓、有源濾波、信號產(chǎn)生、模數(shù)

99、轉(zhuǎn)換和數(shù)模轉(zhuǎn)換等。</p><p><b>　　ADC引腳說明：</b></p><p>　　ADC模塊有20個引腳可以與外部電路連接。其中ADCIN0—ADCIN15共16路模擬量輸入，V和V為模擬參考電壓輸入引腳。V和V為模擬電源引腳，引腳為ADCSOC外部啟動ADC轉(zhuǎn)換引腳，它與IOPC0復(fù)用。ADCIN0—ADCIN7屬于第一個ADC，ADCIN8—ADCIN

100、15屬于第二個ADC，其中ADCIN0、ADCIN1、ADCIN8、ADCIN9四個引腳與數(shù)字I/O（IOPA0、1、2、3）多路復(fù)用，通過編程可設(shè)定這四個引腳為數(shù)字I/O引腳。這四個引腳的精度低于專用的模擬輸入引腳ADCIN2—ADCIN7、ADCIN10—ADCIN15。外部啟動引腳ADCSOC也與I/O（IOPC0）多路復(fù)用。</p><p>　　連線時，要注意模擬電源與數(shù)字電源分開，連至V和V的模擬引線，

101、應(yīng)該盡可能短，以使二者正確匹配，并且采用減噪技術(shù)確保轉(zhuǎn)換精度。</p><p>　　ADC操作模式具有以下功能：</p><p>　?。?） 可以同時采樣和轉(zhuǎn)換2路模擬輸入（每個ADC單元各一個）。</p><p>　?。?） 每個ADC都可以由軟件單獨或連續(xù)的采樣/保持和轉(zhuǎn)換操作。</p><p>　?。?） 兩個ADC可以由軟件指令、器件

102、ADCSOC引腳電平跳變、每個通用定時器的下溢、周期匹配和比較匹配事件和捕獲單元4來啟動ADC操作。</p><p>　　（4）ADC控制寄存器的某些位是具有映象寄存器的雙級緩沖位，對這些位的寫不影響正在進行的轉(zhuǎn)換，因為新寫入的值是先進入映象寄存器而不是直接進入工作寄存器，當(dāng)前的轉(zhuǎn)換結(jié)束后，ADC會自動地將映象寄存器的內(nèi)容載入工作寄存器，下一個轉(zhuǎn)換就由新的配置來決定。</p><p>　　

103、（5）轉(zhuǎn)換結(jié)束后，中斷標志被置位。如果中斷未被屏蔽且使能，則將產(chǎn)生一個中斷請求。</p><p>　?。?） 如果第三次轉(zhuǎn)換完成時，CPU還沒有讀FIFO，那么第一次轉(zhuǎn)換的結(jié)果將會丟失。</p><p>　　根據(jù)以上所訴，給出如圖2.15的前向通道的連線圖</p><p>　　圖2.15 TMS320F240與CD4051硬件圖</p><p&g

104、t;<b>　　模擬信號采樣/轉(zhuǎn)換</b></p><p>　　每個ADC在一個A/D轉(zhuǎn)換預(yù)定標時鐘周期內(nèi)完成輸入的采樣。在5個A/D轉(zhuǎn)換預(yù)定標時鐘周期內(nèi)完成轉(zhuǎn)換，所以每個采樣/轉(zhuǎn)換需要6個ADC時鐘周期，ADC模塊的結(jié)構(gòu)要求采樣/轉(zhuǎn)換時間要大于6μS以保證正確轉(zhuǎn)換。因此，對所有系統(tǒng)時鐘頻率，都必須有6個ADC時鐘周期大于等于6μS，ADC提供了一個預(yù)定標功能，保證無論DSP時鐘如何變化都可

105、以確保ADC保持最優(yōu)性能。這樣一來，通過選擇合適的預(yù)定標值就可以滿足上述要求。</p><p>　　預(yù)定標值由下式?jīng)Q定：SYSCLK時鐘周期TSYSCLK*預(yù)定標值*6≥6μS</p><p>　　系統(tǒng)時鐘周期的取值及式（1）的關(guān)系確定預(yù)定標值。</p><p>　　2.4 后向通道D/A </p><p>　　后向通道是指TMS320F

106、240對被控參數(shù)的輸出通道，包括D/A轉(zhuǎn)換以及運放電路等。在后向通道中，TMS320F240所發(fā)出的信號， 在DAC8562接收之后將其轉(zhuǎn)換所發(fā)出的以主頻3.3K發(fā)出的一系列2V或4V的電平脈沖，運放電路LM324對DAC8562所輸入的電平脈沖進行放大完的信號再輸入接收板。</p><p>　　圖2.12 后向通道</p><p>　　2.4.1 D/A轉(zhuǎn)換器DAC8562<

107、/p><p>　　眾所周知，自然界產(chǎn)生的信號都是模擬信號（Analog signals），自然界能夠接收的也是模擬信號；而當(dāng)前人類通信、計算所使用的是數(shù)字信號（Data signals）。將模擬信號轉(zhuǎn)換成數(shù)字信號進行處理就需要A/D轉(zhuǎn)換器，將數(shù)字信號轉(zhuǎn)換成模擬信號就需要D/A轉(zhuǎn)換器了。21世紀是信息的時代，A/D、D/A在信息收集和處理系統(tǒng)中起著非常關(guān)鍵的作用。</p><p>　　目前，在測

108、試和控制領(lǐng)域中，大量地使用了數(shù)據(jù)采集系統(tǒng)，而且位數(shù)更多、速度更快、精度更高的D/A轉(zhuǎn)換器件不斷出現(xiàn)。DAC8562是高速高精度12位數(shù)字／模擬轉(zhuǎn)換器芯片，由于DAC8562轉(zhuǎn)換器件的功耗特別低，而且其線性失真可低達0.012%，因此，該D/A轉(zhuǎn)換器芯片特別適合于精密模擬數(shù)據(jù)的獲得和控制。此外，由于DAC8562器件內(nèi)部帶有激光制作的精密晶片電阻和溫度補償電路以及NMOS開關(guān)，因而可充分保證DAC8562具有12位的精度。還有一個重要特點

109、是：DAC8562的所有輸入均與COMS和ＴＴＬ電平兼容。</p><p>　　DAC8562的內(nèi)部結(jié)構(gòu)由邏輯控制器、DAC寄存器A和B、DAC A及DAC B組成。各引腳的功能如下：</p><p>　　圖2.13 DAC8562引腳圖</p><p>　　2.4.2 反相交流放大器 :</p><p>　　這個環(huán)節(jié)將DAC8562出來的

110、脈沖放大之后輸入給接受板，同樣地，必須得用到上文提到的LM324組的放大電路</p><p>　　電路見圖。此放大器可代替晶體管進行交流放大，可用于擴音機前置放大等。電路無需調(diào)試。放大器采用單電源供電，由R6、R7組成1/2V+偏置，放大器電壓放大倍數(shù)Av僅由外接電阻R4、R5決定：Av=-R5/R4。負號表示輸出信號與輸入信號相位相反。</p><p>　　圖2.14 反相交流放大器&

111、lt;/p><p>　　圖2.15 DAC8562 與反向交流放大器的連接圖</p><p><b>　　第三章 軟件設(shè)計</b></p><p><b>　　3.1 前言</b></p><p>　　軟件的設(shè)計是整個系統(tǒng)的靈魂，也是系統(tǒng)能夠?qū)崿F(xiàn)功能的基礎(chǔ)。程序設(shè)計的好壞，直接關(guān)系到整個系統(tǒng)的運行。

112、本章主要介紹在一線制汽車控制器接收板檢測軟件設(shè)計部分。根據(jù)所使用開發(fā)工具的不同，軟件設(shè)計可采用匯編語言、高級語言、（C語言）、混合語言（C語言和匯編語言）進行編程。</p><p>　　使用高級語言C進行軟件開發(fā)，存在著生成的代碼效率不如匯編語言高的缺點。但是，隨著大容量存儲器和高性能DSP的發(fā)展，這已經(jīng)不是主要問題?，F(xiàn)在的問題是，誰能更快、更好地進行開發(fā)？另外，使用匯編語言難以用文檔進行管理，也無法對代碼加以保