dsp實(shí)驗(yàn)箱實(shí)現(xiàn)和pc高速通信的系統(tǒng)設(shè)計(jì)

1、<p><b>　　摘要</b></p><p>　　本論文首先是以DSP實(shí)驗(yàn)箱(TMS320VC5416)為主處理器的硬件平臺(tái)，然后在該平臺(tái)上實(shí)現(xiàn)和PC高速通信的系統(tǒng)。 在本系統(tǒng)中，硬件平臺(tái)主要包括主處理器模塊、異步串口輸出和接收模塊。其中異步串口的輸入輸出模塊實(shí)現(xiàn)了數(shù)據(jù)的輸入和輸出，采用的芯片為TI公司的TL16C550。主處理器模塊(TMS320VC5416)主要完成數(shù)據(jù)的傳

2、送，其性能能夠達(dá)到實(shí)時(shí)處理的要求。存儲(chǔ)器模塊包括一片內(nèi)部存貯空間：128K*16bit和外部存貯空間：64K*16bit 并且還有系統(tǒng)自啟動(dòng)功能設(shè)計(jì)：8Mbit FLAS加上RS232 串行數(shù)據(jù)接，異步串口實(shí)現(xiàn)系統(tǒng)板和PC機(jī)之間的通信。電源模塊為系統(tǒng)提供+5V和+3.3V電壓。 為了便于程序的設(shè)計(jì)與調(diào)用，采用了模塊化的程序設(shè)計(jì)方法。在編程之前，首先用C語言對每個(gè)子模塊進(jìn)行算法仿真。程序整體采用C語言和匯編語言混合方式編程。</p&

3、gt;<p>　　關(guān)鍵字：DSP、串行通信、TMS320VC5416、TL16C550</p><p><b>　　目錄</b></p><p><b>　　摘要1</b></p><p><b>　　目錄2</b></p><p><b>　　前言

4、4</b></p><p>　　第1章 DSP的概述6</p><p>　　1.1 DSP的發(fā)展歷史6</p><p>　　1.2 DSP的特點(diǎn)6</p><p>　　1.2.1 哈佛結(jié)構(gòu)6</p><p>　　1.2.2 流水線操作7</p><p>　　1.

5、2.3 專用獨(dú)立硬件乘法器7</p><p>　　1.2.4 特殊的DSP指令7</p><p>　　1.2.5 快速的指令周期7</p><p>　　1.3 DSP的發(fā)展方向8</p><p>　　1.4 DSP應(yīng)用領(lǐng)域9</p><p>　　第2章 串行通信10</p><

6、;p>　　2.1 串行通信概述10</p><p>　　2.1.1 串行通信的基本方法10</p><p>　　2.2 串行通信標(biāo)準(zhǔn)12</p><p>　　2.2.1 RS-232C標(biāo)準(zhǔn)12</p><p>　　第3章 TMS320C5416芯片16</p><p>　　3.1 基本結(jié)構(gòu)

7、16</p><p>　　3.2 中央處理器（cpu）17</p><p>　　3.2.1 CPU的狀態(tài)和控制寄存器17</p><p>　　3.2.3 累加器18</p><p>　　3.2.4 移位寄存器18</p><p>　　3.2.5 乘累加單元19</p><p>

8、;　　3.3 存儲(chǔ)器和I/O空間19</p><p>　　3.3.1 存儲(chǔ)器的概述19</p><p>　　3.3.2 程序存儲(chǔ)器20</p><p>　　3.3.3 數(shù)據(jù)存儲(chǔ)器20</p><p>　　3.3.4 I/O存儲(chǔ)器21</p><p>　　3.5 片內(nèi)外設(shè)21</p>

9、<p>　　3.5.1 通用I/O引腳22</p><p>　　3.5.2 定時(shí)器22</p><p>　　3.5.3 時(shí)鐘發(fā)生器22</p><p>　　3.6 中斷機(jī)制23</p><p>　　第4章 ICETEK-VC5416-A實(shí)驗(yàn)箱24</p><p>　　4.1 TL16

10、C550 異步串行通信收發(fā)器24</p><p>　　4.1.1 TL16C550的簡介24</p><p>　　4.1.2 片內(nèi)寄存器25</p><p>　　第5章 軟件設(shè)計(jì)30</p><p>　　5.1 程序流程30</p><p>　　5.1.1 程序圖30</p><

11、;p>　　5.2 CCS概述32</p><p>　　5.3 CCS工程構(gòu)建33</p><p>　　第6章 仿真34</p><p>　　6.1 實(shí)驗(yàn)步驟34</p><p>　　6.2 創(chuàng)建源文件34</p><p>　　6.3 創(chuàng)建工程文件35</p><p&

12、gt;　　6.4 設(shè)置編譯與連接選項(xiàng)37</p><p>　　6.5 工程編譯與調(diào)試37</p><p>　　6.6 運(yùn)行“串口調(diào)試助手”39</p><p>　　6.7 運(yùn)行程序觀察結(jié)果39</p><p><b>　　總結(jié)40</b></p><p><b>　　附

13、錄42</b></p><p><b>　　附錄A程序42</b></p><p><b>　　參考文獻(xiàn)46</b></p><p><b>　　前言</b></p><p>　　近年來,通信與電子技術(shù)迅猛的發(fā)展,特別是DSP行列，市場前景非常的大。隨著DSP

14、技術(shù)的逐漸的工業(yè)化，數(shù)據(jù)通信就顯得格外的重要。</p><p>　　正是由于DSP的諸多優(yōu)點(diǎn)能夠滿足密集的數(shù)學(xué)計(jì)算，而且DSP應(yīng)用的另一個(gè)突出特點(diǎn)是實(shí)時(shí)性，使其在通信、雷達(dá)、數(shù)字電視等領(lǐng)域得到了廣泛的應(yīng)用，而且日益滲透到人們的日常生活的各個(gè)方面。例如DSP與DSP間數(shù)據(jù)通信，DSP與PC機(jī)間數(shù)據(jù)通信等。如何能夠快速、準(zhǔn)確的完成通信是每個(gè)硬件工程師所關(guān)心的問題。由于DSP的工作頻率較高，如TMS320C5416時(shí)鐘

15、頻率為160MHz，盡管DSP在與這些慢速外設(shè)進(jìn)行數(shù)據(jù)交換時(shí)可以加入額外的等待周期，但是在實(shí)時(shí)性要求苛刻，算法復(fù)雜的場合，將DSP從這些冗長的等待周期中解放出來，將其時(shí)間重點(diǎn)放在處理關(guān)鍵的實(shí)時(shí)任務(wù)中去，有著重要的實(shí)際意義。故DSP與PC機(jī)之間串口通信的速度匹配是保證快速、準(zhǔn)確通信的關(guān)鍵。</p><p>　　PC機(jī)一般帶有一個(gè)或兩個(gè)內(nèi)置串口，每個(gè)端口的機(jī)箱背后有一個(gè)9針或25針的公插口。串口是以bit來傳輸數(shù)據(jù)的

16、，傳輸速率取決于UART芯片。該芯片將PC總線上的并行數(shù)據(jù)(單字節(jié)或多字節(jié)）分割成以比特為單位的串行數(shù)據(jù)流，從而實(shí)現(xiàn)在串口線纜中的數(shù)據(jù)傳輸。在本文中主要利用DSP做從機(jī)，以PC做主機(jī)來控制數(shù)據(jù)的通信。在利用我們所學(xué)到的課本知識設(shè)計(jì)一個(gè)高速的通信。</p><p>　　在本論文中，我們主要采用的是TI 的TMS320C5416芯片，它具有的主要功能特點(diǎn)就是低功耗，性價(jià)比較高，而且采用的擴(kuò)展芯片ST16C550是廣泛

17、使用的一款UART接口芯片，是改進(jìn)版本。它收發(fā)均帶有16字節(jié)的FIFO，可以通過設(shè)定波特率設(shè)置寄存器來進(jìn)行收發(fā)時(shí)鐘的分頻控制，傳輸速率從50bps到1.5Mbps，是通信速率更快。工業(yè)中數(shù)據(jù)通信是格外的重要，利用DSP的數(shù)字信號處理就能更好起到控制和傳輸?shù)淖饔谩?lt;/p><p>　　目前幾乎所有的數(shù)字信號處理器都提供一個(gè)或多個(gè)串行接口，并且隨著數(shù)字信號處理器的更新?lián)Q代，其相應(yīng)串行接口的功能和性能都不斷的強(qiáng)化和提升

18、。串行借口的最大的特點(diǎn)是減少了器件的引腳數(shù)目，降低了借口設(shè)計(jì)的復(fù)雜性。</p><p>　　DSP和PC的通信的主要是在第1章，這章主要是對DSP加以介紹，分別就DSP在發(fā)展歷史、現(xiàn)階段的領(lǐng)域和發(fā)展方向；其中最主要就是闡明DSP特點(diǎn)。</p><p>　　第2章主要講的是數(shù)據(jù)通信，數(shù)據(jù)通信在DSP和PC中起到橋梁的作用，可以現(xiàn)象通信的重要性，在通過RS-232來實(shí)現(xiàn)“接受”和“發(fā)送”。&l

19、t;/p><p>　　第3章主要講的是硬件，硬件在DSP和PC的通信中起著主導(dǎo)的作用，就像人一樣，它就像人的肉體一樣，在執(zhí)行著我們大腦給他的各種指令。</p><p>　　第4章主要講的是軟件，軟件和硬件一樣在通信中也起到主導(dǎo)的作用，它就像人的大腦一樣，對身體的各個(gè)器官進(jìn)行命令。起到驅(qū)使的作用，只有在硬件和軟件結(jié)合在一起才算是一個(gè)整體。</p><p>　　第5章主要講

20、的是仿真，這是在整個(gè)設(shè)計(jì)當(dāng)中一個(gè)很重要的環(huán)節(jié),我們所設(shè)計(jì)的硬件和軟件在仿真中進(jìn)行調(diào)試,到最后達(dá)到一個(gè)完整的設(shè)計(jì)品.</p><p>　　第6章主要的對整個(gè)設(shè)計(jì)進(jìn)行總結(jié),在設(shè)計(jì)中出現(xiàn)的問題和解決的方法.</p><p>　　在DSP和PC通信中主要是在利用擴(kuò)展芯片ST16C550的擴(kuò)展功能,在利用RS-232的發(fā)送和接受，通過DSP與PC進(jìn)行通信。由于水平有限,在論文中難免有所錯(cuò)誤,還請讀者

21、指正!</p><p>　　第1章 DSP的概述</p><p>　　1.1 DSP的發(fā)展歷史</p><p>　　DSP從字面上理解來說就是“數(shù)字信號處理”（DSP，digital signal process）。也就是說將現(xiàn)實(shí)世界的模擬信號轉(zhuǎn)換成數(shù)字信號，在通過乘累加得到相應(yīng)的結(jié)果。DSP有兩層意思，即數(shù)字信號處理和數(shù)字信號處理器。美國TI公司從20世紀(jì)80

22、年代初就推出了第一款的數(shù)字信號處理器TMS32010由此就引發(fā)了一場“數(shù)字信號處理”革命。世界上第一個(gè)單片 DSP 芯片應(yīng)當(dāng)是1978年 AMI公司發(fā)布的 S2811，1979年美國Intel公司發(fā)布的商用可編程器件2920是DSP芯片的一個(gè)主要里程碑。這兩種芯片內(nèi)部都沒有現(xiàn)代DSP芯片所必須有的單周期乘法器。 </p><p>　　在這之后，最成功的DSP 芯片當(dāng)數(shù)美國德州儀器公司（Texas Instrume

23、nts，簡稱TI）的一系列產(chǎn)品。如今，TI公司的一系列DSP產(chǎn)品已經(jīng)成為當(dāng)今世界上最有影響的DSP芯片。TI公司也成為世界上最大的 DSP 芯片供應(yīng)商，其DSP市場份額占全世界份額近 50％。自1980年以來，DSP芯片得到了突飛猛進(jìn)的發(fā)展，DSP芯片的應(yīng)用越來越廣泛。從運(yùn)算速度來看，MAC（一次乘法和一次加法）時(shí)間已經(jīng)從80年代初的400ns（如TMS32010）降低到40ns（如TMS32C40），處理能力提高了10多倍。DSP芯片

24、內(nèi)部關(guān)鍵的乘法器部件從1980年的占模區(qū)的40左右下降到5以下，片內(nèi)RAM增加一個(gè)數(shù)量級以上。從制造工藝來看，1980年采用4μ的N溝道MOS工藝，而現(xiàn)在則普遍采用亞微米CMOS工藝。DSP芯片的引腳數(shù)量從1980年的最多64個(gè)增加到現(xiàn)在的200個(gè)以上，引腳數(shù)量的增加，意味著結(jié)構(gòu)靈活性的增加。此外，DSP芯片的發(fā)展，是DSP系統(tǒng)的成本、體積、重量和功耗都有很大程度的下降。</p><p>　　1.2 DSP的特

25、點(diǎn)</p><p>　　1.2.1 哈佛結(jié)構(gòu)</p><p>　　哈佛結(jié)構(gòu)即為數(shù)據(jù)總線和程序總線分離并且可以直接進(jìn)行數(shù)據(jù)的交換。他的主要特點(diǎn)是將程序和數(shù)據(jù)存儲(chǔ)在不同的存儲(chǔ)空間中，即程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器是兩個(gè)相互獨(dú)立的存儲(chǔ)器，每個(gè)存儲(chǔ)器獨(dú)立編址，獨(dú)立訪問。與兩個(gè)存儲(chǔ)器相對應(yīng)的是系統(tǒng)中設(shè)置了程序總線和數(shù)據(jù)總線，從而使數(shù)據(jù)的吞吐率提高了一倍。由于程序和存儲(chǔ)器在兩個(gè)分開的空間中，因此取指和執(zhí)行

26、能完全重疊。</p><p>　　1.2.2 流水線操作</p><p>　　在同一個(gè)周期有兩個(gè)以上的指令在同時(shí)的進(jìn)行。每條指令片內(nèi)有多個(gè)功能單元分別完成取值。</p><p>　　流水線與哈佛結(jié)構(gòu)相關(guān)，DSP芯片廣泛采用流水線以減少指令執(zhí)行的時(shí)間，從而增強(qiáng)了處理器的處理能力。處理器可以并行處理二到四條指令，每條指令處于流水線的不同階段。</p>&

27、lt;p>　　1.2.3 專用獨(dú)立硬件乘法器</p><p>　　乘法速度越快，DSP處理器的性能越高。由于具有專用的應(yīng)用乘法器，乘法可在一個(gè)指令周期內(nèi)完成。</p><p>　　1.2.4 特殊的DSP指令</p><p>　　乘法速度越快，DSP處理器的性能越高。由于具有專用的應(yīng)用乘法器，乘法可在一個(gè)指令周期內(nèi)完成。</p><p&

28、gt;　　1.2.5 快速的指令周期</p><p>　　特殊的DSP指令DSP芯片是采用特殊的指令。</p><p>　　快速的指令周期哈佛結(jié)構(gòu)、流水線操作、專用的硬件乘法器、特殊的DSP指令再加上集成電路的優(yōu)化設(shè)計(jì)可使DSP芯片的指令周期在200ns以下。他的特點(diǎn)具有以下的特點(diǎn)：</p><p>　　1 具有中斷處理和定時(shí)處理控制器，可以方便的構(gòu)成一個(gè)小系統(tǒng)。

29、</p><p>　　2 具有軟件和硬件的等待功能，能與各種存去速度的存儲(chǔ)器借口。</p><p>　　3 低功耗，DSP一般為05-4W，而采用低功耗的DSP只有0.1W，可采用電池供電。</p><p>　　數(shù)字信號處理系統(tǒng)是以數(shù)字信號處理為基礎(chǔ)，因此具有數(shù)字處理的全部特點(diǎn)：</p><p>　　接口方便：DSP系統(tǒng)與其它以現(xiàn)代數(shù)字技術(shù)為

30、基礎(chǔ)的系統(tǒng)或設(shè)備都是相互兼容，這樣的系統(tǒng)接口以實(shí)現(xiàn)某種功能要比模擬系統(tǒng)與這些系統(tǒng)接口要容易的多。</p><p>　　編程方便：DSP系統(tǒng)種的可編程DSP芯片可使設(shè)計(jì)人員在開發(fā)過程中靈活方便.</p><p>　　穩(wěn)定性好： DSP系統(tǒng)以數(shù)字處理為基礎(chǔ)，受環(huán)境溫度以及噪聲的影響較小，可靠性高。</p><p>　　精度高:16位數(shù)字系統(tǒng)可以達(dá)到的精度。</p&

31、gt;<p>　　可重復(fù)性好：模擬系統(tǒng)的性能受元器件參數(shù)性能變化比較大，而數(shù)字系統(tǒng)基本上不受影響，因此數(shù)字系統(tǒng)便于測試，調(diào)試和大規(guī)模生產(chǎn)。</p><p>　　集成方便： DSP系統(tǒng)中的數(shù)字部件有高度的規(guī)范性，便于大規(guī)模集成。</p><p>　　1.3 DSP的發(fā)展方向</p><p>　　DSP的發(fā)展非常迅速，而銷售價(jià)格逐年降低。這給從事系統(tǒng)設(shè)計(jì)

32、的工程技術(shù)人員帶來很大機(jī)遇，采用先進(jìn)的DSP將會(huì)使開發(fā)的產(chǎn)品具有更強(qiáng)的市場競爭力。雖然各個(gè)廠家的設(shè)計(jì)有很大差別，但目前DSP的結(jié)構(gòu)、總線、資源和接口技術(shù)都趨于標(biāo)準(zhǔn)化，尤其接口的標(biāo)準(zhǔn)化進(jìn)展更快，例如：用于通信的語音接口、用于廣播的立體聲接口等。</p><p>　　DSP的軟件和系統(tǒng)集成發(fā)展也非常迅速。最初，DSP只是作為一種器件，要設(shè)計(jì)成產(chǎn)品還需要做許多工作。通常是由具有軟件、硬件和系統(tǒng)集成專長的技術(shù)人員組成小組

33、，相互配合，發(fā)揮各自專長，開發(fā)出完善的產(chǎn)品。隨著芯片集成度的提高，很多算法已形成工業(yè)標(biāo)準(zhǔn)，DSP廠家和一些軟件開發(fā)商（第3方）合作，推出了芯片組和參考設(shè)計(jì)。這樣就大大縮短了開發(fā)周期，提高了設(shè)計(jì)質(zhì)量，給用戶帶來很大的好處。為進(jìn)一步降低成本，提高產(chǎn)品的市場競爭力，很多用戶和DSP廠家合作，把批量大、性能優(yōu)良的系統(tǒng)或分系統(tǒng)集成到一個(gè)芯片內(nèi)，這樣</p><p>　　而且 根據(jù)美國的權(quán)威資訊公司統(tǒng)計(jì)，目前可編程DSP在市

34、場上的使用情況如下：</p><p>　　.通信占56.1%；</p><p>　　.計(jì)算機(jī)占21.61%；</p><p>　　.消費(fèi)電子和自動(dòng)控制占10.69%；</p><p>　　.軍事／航空占4.59%；</p><p>　　.儀器儀表占3.5%；</p><p>　　.工業(yè)控制占3.

35、31%；</p><p>　　.辦公自動(dòng)化占0.65%。</p><p>　　所以說DSP它可以說是現(xiàn)代電子系統(tǒng)的核心和靈魂。</p><p>　　1.4 DSP應(yīng)用領(lǐng)域</p><p>　　在DSP的迅速發(fā)展下, 視頻、無線基礎(chǔ)設(shè)施、醫(yī)療、綠色科技將在中國成為具有極大潛力的DSP應(yīng)用市場。其中，視頻安全領(lǐng)域在中國已開始加快增速。根據(jù)iSu

36、ppli今年7月發(fā)布的報(bào)告顯示，中國DSP市場將繼續(xù)以每年10%的速度增長，TI認(rèn)為視頻、無線基礎(chǔ)局端、工業(yè)以及醫(yī)療應(yīng)用的發(fā)展將推動(dòng)上述增長。其中偏遠(yuǎn)地區(qū)的無線部署、能源效率和節(jié)能措施的改善、醫(yī)療設(shè)備實(shí)現(xiàn)更多便攜性以及城市安全視頻監(jiān)控領(lǐng)域都是主要的推動(dòng)力。</p><p><b>　　第2章 串行通信</b></p><p>　　隨著微型計(jì)算機(jī)技術(shù)的發(fā)展，通信功能越

37、來越重要。通信是計(jì)算機(jī)與外部設(shè)備之間也可以是計(jì)算機(jī)與計(jì)算機(jī)之間的信息交換，它有兩種基本的通信方式： 并行通信;串行通信。串行通信利用串行輸入/輸出接口來實(shí)現(xiàn)，具有使用傳輸線少，成本低的優(yōu)點(diǎn)。 </p><p>　　2.1 串行通信概述</p><p>　　2.1.1 串行通信的基本方法</p><p>　　串行通信是數(shù)據(jù)一位一位的按先后順序在一根傳輸線上傳送。串

38、行通信有兩種基本的通信方式：異步通信和同步通信。</p><p><b>　　一 異步通信</b></p><p>　　在異步通信中，每個(gè)數(shù)據(jù)都是以特定的楨的形式傳送，數(shù)據(jù)在通信線上一位一位的串行傳送，每一幀按先后順序由以下幾個(gè)部分組成。</p><p>　　起始位：表示傳送一個(gè)數(shù)據(jù)的開始，用低電平表示，占一位。</p><

39、;p>　　數(shù)據(jù)位：要傳送的數(shù)據(jù)的具體傳輸?shù)恼_性，在數(shù)據(jù)的位數(shù)可以是5、6、7或8位，一般為7位，數(shù)據(jù)從低位開始傳送。</p><p>　　奇偶校驗(yàn)位：為了保證數(shù)據(jù)傳輸?shù)恼_性，在數(shù)據(jù)位之后緊跟一位奇偶校驗(yàn)位，該位可用于有限差錯(cuò)檢測，微機(jī)在通信時(shí)雙方約定一致的奇偶校驗(yàn)方式。</p><p>　　停止位：表示發(fā)送一個(gè)數(shù)據(jù)的約束，用高電平表示，占一位、一位半或兩位。這里的一位對應(yīng)于一定的

40、發(fā)送時(shí)間，故有半位。</p><p>　　有以上可知，一幀可由10位、10.5位或11位組成。</p><p>　　在發(fā)送的間隙，即線路空閑時(shí)，線路處于邏輯“1”狀態(tài)，一般稱邏輯“1”為傳號，稱邏輯“0”為空號，在異步通信中數(shù)據(jù)以下圖所示</p><p><b>　　奇偶 停 起</b></p><p><b&g

41、t;　　二 同步通信</b></p><p>　　在異步通信中，由于每個(gè)數(shù)據(jù)都包含起始位和停止位它們占用了傳送的時(shí)間，當(dāng)數(shù)據(jù)量較大，這一點(diǎn)更為突出，所以在大量數(shù)據(jù)傳送時(shí)采用同步通信方式來傳送數(shù)據(jù)，同步通信依靠同步字符在每個(gè)數(shù)據(jù)塊傳送開始時(shí)使收發(fā)雙方同步，同步字符可由用戶選定的某個(gè)特殊但位的8位二進(jìn)制代碼來表示，收發(fā)雙方必須必須使用相同的同步字符，當(dāng)線路空閑時(shí)不斷發(fā)送同步字符。</p>

42、<p>　　同步通信的特點(diǎn)是以同步字符為發(fā)送數(shù)據(jù)的開始標(biāo)志，每個(gè)數(shù)據(jù)占一定長度，數(shù)據(jù)之間不流空隙。當(dāng)線路空閑時(shí)不斷發(fā)送同步字符。</p><p>　　同步通信要求有準(zhǔn)確的時(shí)鐘來保證發(fā)送端和接受端的嚴(yán)格同步，所以硬件成本高。實(shí)際應(yīng)用中異步通信常用于少量數(shù)據(jù)的傳送且傳送速率要求較低的場合；同步通信常用于大量數(shù)據(jù)的傳送且傳送速率要求較快的場合。</p><p>　　三 串行通信中的幾

43、個(gè)問題</p><p><b>　　1 比特率</b></p><p>　　每秒傳送的位數(shù)稱為比特率，用它可以體現(xiàn)通信的快慢程度。</p><p>　　1比特=1位/秒=1bit</p><p>　　2 接收/發(fā)送時(shí)鐘</p><p>　　接受/發(fā)送時(shí)鐘用于控制通信設(shè)備接受/發(fā)送數(shù)據(jù)的速率,通

44、常由外部時(shí)鐘電路產(chǎn)生時(shí)鐘信號.在異步通信方式下,發(fā)送端發(fā)送數(shù)據(jù)時(shí)在發(fā)送時(shí)鐘下降沿將移位寄存器的數(shù)據(jù)串行移位輸出,而接受端在接受時(shí)鐘的上降沿采樣接受數(shù)據(jù)線,當(dāng)接受數(shù)據(jù)線上為低電平時(shí)則認(rèn)為可能是數(shù)據(jù)的起始位.</p><p>　　接受/發(fā)送時(shí)鐘頻率與比特率的關(guān)系如下:接受/發(fā)送比特率=接受/發(fā)送時(shí)鐘頻率/n通過上述方法,可以排除接收線上的噪聲干擾,識別假起始位,并且每次都能精確地確定起始位的中間點(diǎn),從而提供了一個(gè)時(shí)間

45、基礎(chǔ),保證接收能正確進(jìn)行.</p><p>　　3 串行通信的實(shí)現(xiàn)</p><p>　　在串行通信中數(shù)據(jù)是一位一位的傳送的,但是在計(jì)算機(jī)內(nèi)部的數(shù)據(jù)是并行傳送的,所以在傳送數(shù)據(jù)之前,傳送端必須把并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù).在接受數(shù)據(jù)之前,接收端必須把串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)。如果工作在異步通信方式下,發(fā)送數(shù)據(jù)時(shí)在數(shù)據(jù)之前加上起始位,然后才是要發(fā)送的數(shù)據(jù).最后在發(fā)送奇偶校驗(yàn)位和停止位.接收端在接受

46、數(shù)據(jù)時(shí)先判斷是不是起始位,如果是起始位,則不斷的一位一位的接收,當(dāng)檢測到是停止位,表示一幀數(shù)據(jù)已結(jié)束,接收方將把起始位和停止位刪去;進(jìn)行奇偶校驗(yàn)位.如果檢驗(yàn)正確,則通知對方發(fā)送下一個(gè)數(shù)據(jù)并準(zhǔn)備接受下一幀數(shù)據(jù);如果檢驗(yàn)有錯(cuò)誤發(fā)生.則要求發(fā)送方從發(fā)數(shù)據(jù)。</p><p>　　在實(shí)際的應(yīng)用中,可以采用軟件或硬件實(shí)現(xiàn)以上的功能.如采用軟件,則占用CPU時(shí)間,所以一般采用硬件方法.常用的串行通信的芯片分為不可編程和可編程兩

47、類.能完成異步通信的硬件電路稱為UART。</p><p>　　2.2 串行通信標(biāo)準(zhǔn)</p><p>　　2.2.1 RS-232C標(biāo)準(zhǔn)</p><p>　　在通信的系統(tǒng)中，有時(shí)會(huì)采用多機(jī)互聯(lián)才能達(dá)到控制的要求。而通信之間的傳送主要是采用串行通信的方式，常用的串行方式有RS-232C,RS-423和RS-485</p><p>　　一

48、RS232C串行接口標(biāo)準(zhǔn)簡介</p><p>　　RS232C是1969年有電子工業(yè)協(xié)會(huì)（EIA）公布的標(biāo)準(zhǔn)，RS是推薦標(biāo)準(zhǔn)（recommended standard）的縮寫。該標(biāo)準(zhǔn)的用途是定義數(shù)據(jù)終端設(shè)備（DTE)與數(shù)據(jù)通信設(shè)備（DCE）接口的電氣特性。圖1是個(gè)人計(jì)算機(jī)通過RS232C 、調(diào)制解調(diào)器訪問遠(yuǎn)程計(jì)算機(jī)的應(yīng)用框圖。RS232C接口在個(gè)人計(jì)算通信中起著極為重要的作用。</p><p&

49、gt;<b>　　二 信號引腳</b></p><p>　　RS232C的控制線RS232C的控制線是為建立通信鏈接和維持通信鏈接而使用的信號。本地的數(shù)據(jù)終端設(shè)備DTE通過本地及遠(yuǎn)程的調(diào)制解調(diào)器，與遠(yuǎn)程的數(shù)據(jù)終端DTE進(jìn)行通信，DTE與MODEM 之間采用的是RS232C接口。MODEM之間則是通過電話線進(jìn)行數(shù)據(jù)交換，圖3標(biāo)出了通信過程和RS232C的控制信號出現(xiàn)的從上向下的順序。<

50、/p><p>　　（1） DTE：數(shù)據(jù)終端準(zhǔn)備好。DTE設(shè)備加電以后，并能正確實(shí)現(xiàn)通信的功能，向DCE發(fā)出DTR信號，表示數(shù)據(jù)終端已做好準(zhǔn)備工作，可以進(jìn)行通信。</p><p>　?。?） DSR ：數(shù)據(jù)設(shè)備準(zhǔn)備好。數(shù)據(jù)設(shè)備是DCE通信的設(shè)備，如此的MODEM。MODEM加電以后，并能正常執(zhí)行通信功能時(shí)，向DTE發(fā)出DSR信號，表示MODEM已準(zhǔn)備好。這兩個(gè)準(zhǔn)備好信號，在通信的過程中首先要對他

51、們進(jìn)行測試，以了解通行對方的狀態(tài)，以可靠的建立通信。但是如果通信的對方并不要求測試，就可以不發(fā)出此信號。</p><p>　?。?）RTS ：請求發(fā)送。當(dāng)DTE有數(shù)據(jù)需要向遠(yuǎn)程DTE傳輸通信時(shí)，DTE在測得DSR有效，即MODEM接收到   信號時(shí) ，根據(jù)提供的目的電話編碼，向遠(yuǎn)程MODEM發(fā)出呼叫。遠(yuǎn)程RST收到此呼叫，首先發(fā)出2000HZ得短小短續(xù)得沖擊聲，以關(guān)閉電話線路得回聲消除器，然后

52、發(fā)出回答載波信號。本地MODEM接收此載波信號，確認(rèn)已獲得兩對方的同意，它向遠(yuǎn)程MODEM發(fā)出原載波信號相對方表示是一個(gè)可用的MODEM同時(shí)用RS232C的第8引線發(fā)出數(shù)據(jù)載波信號DCD，向DTE表示已檢測出有效的回答載波信號</p><p>　?。?）DCD：數(shù)據(jù)載波檢測時(shí)MODEM發(fā)向DTE，表示已檢測出對方載波信號。 </p><p>　?。?）CTS：允許發(fā)送。每當(dāng)一個(gè)MODEM辨

53、認(rèn)出對方MODEM已準(zhǔn)備好運(yùn)行接收時(shí)，他們便用CTS信號通知自己的DTE，表示這個(gè)通信通路已為傳輸數(shù)據(jù)作好準(zhǔn)備，允許DTE進(jìn)行數(shù)據(jù)的發(fā)送。至此通信鏈路才建立，開始通信。在半雙工的通信中，CTS是對DTE的RTS信號的答應(yīng)，使DTE開始傳輸數(shù)據(jù)。在全雙工的通信中，CTS一般保持很長時(shí)間，而對RTS并不要求保持很長時(shí)間，通信鏈路建立后，即可降下。上述這些控制線，連同數(shù)據(jù)線及邏輯地線（引線7），即可構(gòu)成基本的最長接線。</p>

54、<p>　?。?）RI：振鈴指示線。如果MODEM具有自動(dòng)應(yīng)答能力，當(dāng)對方通信傳叫來時(shí)，MODEM用引線向DTE發(fā)出   信號，指示此呼叫。在電話呼叫振鈴結(jié)束后，MODEM在DTE已準(zhǔn)備好通信的條件（即DTE有效），立即向?qū)Ψ阶詣?dòng)應(yīng)答</p><p><b>　　三 電氣特性</b></p><p>　　EIA-RS-232C對電氣特性

55、、邏輯電平和各種信號線功能都作了規(guī)定。 </p><p>　　在TxD和RxD數(shù)據(jù)上：</p><p>　　邏輯1（MARK）= -3～-15V　</p><p>　　邏輯0（SPACE）= +3～+15V　</p><p>　　在RTS、CTS、DSR、DTR和DCD等控制線上：</p><p>　　信號有效（接通，

56、ON狀態(tài)，正電壓）= ＋3～ ＋15V</p><p>　　信號無效（斷開，OFF狀態(tài)，負(fù)電壓）= -3～-15V </p><p>　　以上規(guī)定說明了RS-232C標(biāo)準(zhǔn)對邏輯電平的定義。對于數(shù)據(jù)（信息碼）：邏輯"1"（傳號）的電平低于-3V，邏輯"0"（空號）的電平高于＋3V；對于控制信號：接通狀態(tài)（ON）即信號有效的電平高于＋3V，斷開狀態(tài)（OF

57、F）即信號無效的電平低于-3V，也就是當(dāng)傳輸電平的絕對值大于3V時(shí)，電路可以有效地檢查出來，介于-3～＋3V之間的電壓無意義，低于-15V或高于＋15V的電壓也認(rèn)為無意義，因此，實(shí)際工作時(shí)，應(yīng)保證電平在±（5～15）V之間。一般采用±12V?！　IA-RS-232C與TTL轉(zhuǎn)換：很明顯，EIA-RS-232C是用正負(fù)電壓來表示邏輯狀態(tài)，與TTL以高低電平表示邏輯狀態(tài)的規(guī)定不同，因此，為了能夠同計(jì)算機(jī)接口或終端的TT

58、L器件連接，必須在EIA -RS-232C與TTL電路之間進(jìn)行電平和邏輯關(guān)系的變換，實(shí)現(xiàn)這種變換的方法可用分立元件，也可用集成電路芯片。</p><p><b>　　四 總線的連接</b></p><p>　　請求發(fā)送（Request to send-RTS）--用來表示DTE請求DCE發(fā)送數(shù)據(jù)，即當(dāng)終端要發(fā)送數(shù)據(jù)時(shí)，使該信號有效（ON狀態(tài)），向MODEM請求發(fā)送。

59、它用來控制MODEM是否要進(jìn)入發(fā)送狀態(tài)。</p><p>　　允許發(fā)送（Clear to send-CTS）--用來表示DCE準(zhǔn)備好接收DTE發(fā)來的數(shù)據(jù)，是對請求發(fā)送信號RTS的響應(yīng)信號。當(dāng)MODEM已準(zhǔn)備好接收終端傳來的數(shù)據(jù)，并向前發(fā)送時(shí)，使該信號有效，通知終端開始沿發(fā)送數(shù)據(jù)線TxD發(fā)送數(shù)據(jù)。</p><p>　　接收線信號檢出（Received Line signal detectio

60、n-RLSD）--用來表示DCE已接通通信鏈路，告知DTE準(zhǔn)備接收數(shù)據(jù)、當(dāng)本地的MODEM收到由通信鏈路另一端（遠(yuǎn)地）的MODEM送來的載波信號時(shí)，使RLSD信號有效，通知終端準(zhǔn)備接收，并且由MODEM將接收下來的載波信號解調(diào)成數(shù)字量數(shù)據(jù)后，沿接收數(shù)據(jù)線入口送到終端，此線也叫數(shù)據(jù)載波檢出（Data Carrier detection-DCD ）線。</p><p>　　振鈴指示（Ringing-RI）--當(dāng)MOD

61、EM收到交換臺(tái)送來的振鈴呼叫信號時(shí)，使該信號有效（ON狀態(tài)），通知終端，已被呼叫。</p><p>　　1 數(shù)據(jù)發(fā)送與接收線</p><p>　　發(fā)送數(shù)據(jù)（Transmitted data-TxD）--通過TxD線終端將串行數(shù)據(jù)發(fā)送到MODEM，（DTE-DCE）。</p><p>　　接收數(shù)據(jù)（Received data-RxD）--通過RxD線終端接收從MOD

62、EM發(fā)來的串行數(shù)據(jù)，（DCE-DTE）</p><p><b>　　2 地線</b></p><p>　　有兩根地線SG、PG--信號地和保護(hù)地信號線，無方向。</p><p>　　上述控制信號線何時(shí)有效，何時(shí)無效的順序表示了接口信號的傳送過程。例如，只有當(dāng)DSR和DTR都處于有效（ON）狀態(tài)時(shí)，才能在DTE和DCE之間進(jìn)行傳送操作。若DTE

63、要發(fā)送數(shù)據(jù)，則預(yù)先將RTS線置成有效（ON）狀態(tài)，等CTS線上收到有效（ON）狀態(tài)的回答后，才能在TxD線上發(fā)送串行數(shù)據(jù)。這種順序的規(guī)定對半雙工的通信線路特別有用，因?yàn)榘腚p工的通信線路進(jìn)行雙向傳送時(shí)，有一個(gè)換向問題，只有當(dāng)收到DCE的CTS線為有效（ON）狀態(tài)后，才能確定DCE已由接收方向改為發(fā)送方向了，這時(shí)線路才能開始發(fā)送。</p><p>　　第3章 TMS320C5416芯片</p><

64、;p><b>　　3.1 基本結(jié)構(gòu)</b></p><p>　　圖3.1給出了TMS320VC5416的結(jié)構(gòu)框圖。C5416的基本結(jié)構(gòu)是圍繞8條總線（4條程序/數(shù)據(jù)總線和4條地址總線），有中央處理器（cpu）‘存儲(chǔ)器及片內(nèi)外設(shè)與專用硬件電路三類。CPU包括算數(shù)邏輯單元（ALU）、累加器（ACC）、成累加器（MAC）、移位寄存器和尋址單元等.存儲(chǔ)器包括片內(nèi)的ROM、單訪問RAM和雙訪問

65、。片內(nèi)外設(shè)與專用硬件電路包括片內(nèi)各種類型的同步串口、主機(jī)接口、定時(shí)器、時(shí)鐘發(fā)生器、鎖相環(huán)及各種控制電路。</p><p>　　圖3.2是5416的外形圖，DSP是引腳有144個(gè)。和其他的DSP一樣，他的引腳功能分為電源引腳、時(shí)鐘引腳、控制引腳、地址引腳、數(shù)據(jù)引腳、外部中斷引腳、通信端口引腳、通用I/O引腳等。</p><p>　　圖3.1 TMS320VC5416結(jié)構(gòu)框圖</p&g

66、t;<p>　　圖3.2 5416的外形</p><p>　　3.2 中央處理器（cpu）</p><p>　　TMS320C5416的CPU和其他系類一樣，也是主要由控制部件和運(yùn)算部件組成，其中控制部件是芯片中的中樞神經(jīng)系統(tǒng)，他的基本組成如下：</p><p>　　1.cpu的狀態(tài)和控制寄存器;2.算術(shù)邏輯單元（ALU）;3.2個(gè)40位累加器ACC

67、A/ACCB;4.乘累加單元（MAC）;5.16位的臨時(shí)寄存器（T）;6.16位的狀態(tài)轉(zhuǎn)移寄存器（TRN）;7.比較、選擇和存儲(chǔ)單元（CSSU）;8.指數(shù)編碼器。</p><p>　　3.2.1 CPU的狀態(tài)和控制寄存器</p><p>　　5416有三個(gè)狀態(tài)和控制寄存器：</p><p>　　1.狀態(tài)寄存器0（ST0）;2.狀態(tài)寄存器1（ST1）;3.處理工作模

68、式狀態(tài)寄存器（PMST）.</p><p>　　這些寄存器都是存儲(chǔ)映射寄存器，所以他們可以存放到數(shù)據(jù)存儲(chǔ)器或者從數(shù)據(jù)存儲(chǔ)器加載到他們，ST0和ST1中包含各種工作條件和工作方式的狀態(tài)，PMST包含存儲(chǔ)器的設(shè)置狀態(tài)及控制信息。</p><p>　?。?）狀態(tài)寄存器ST0和ST1。ST0和ST1寄存器的各位可以用SSBX指令進(jìn)行設(shè)置，使用RSB指令進(jìn)行清除。</p><p&

69、gt;　?。?）處理器工作模式狀態(tài)寄存器（PMST）PMST寄存器有存儲(chǔ)器映射寄存器指令進(jìn)行加載。</p><p>　　3.2.2 算術(shù)邏輯運(yùn)算</p><p>　　算術(shù)邏輯運(yùn)算單元包含1個(gè)40位的ALU、1個(gè)比較器、選擇和存儲(chǔ)單元CSSU</p><p><b>　　和1個(gè)指數(shù)編碼器。</b></p><p>　　4

70、0位的ALU可以實(shí)現(xiàn)絕大多數(shù)的算術(shù)和邏輯運(yùn)算功能，且許多運(yùn)算可以在1個(gè)周期內(nèi)完成。ALU有2個(gè)輸入端和1個(gè)輸出端。當(dāng)ALU進(jìn)行算術(shù)運(yùn)算時(shí)，分為兩個(gè)16位的ALU使用，此時(shí)來自數(shù)據(jù)存儲(chǔ)器、累加器T寄存器的數(shù)據(jù)分別進(jìn)入兩個(gè)ALU.在這種情況下，1個(gè)周期內(nèi)同時(shí)完成兩個(gè)16位的的操作。ALU的運(yùn)算結(jié)果通常被送往累加器A和累加器B.</p><p>　　CSSU單元是為了實(shí)現(xiàn)數(shù)據(jù)通信和模式識別領(lǐng)域常用的的快速加法/比較/選

71、擇ACS運(yùn)算而專門設(shè)計(jì)的專用硬件電路。CSSU中的比較電路將累加器中高16位和與低16位的比較，其結(jié)果分別進(jìn)入狀態(tài)轉(zhuǎn)移寄存器TRN和狀態(tài)比較寄存器TC，同時(shí)，結(jié)果也送人選擇器，選擇較大的數(shù)，并存于指令制定的的存儲(chǔ)單元中。</p><p>　　指數(shù)的編碼是專門為支持單周期EXP指令而設(shè)計(jì)的硬件電路。在定點(diǎn)運(yùn)算中，經(jīng)常涉及到整數(shù)的定標(biāo)問題。將EXP指令與NORM指令配合使用，可以使得累加器數(shù)據(jù)的標(biāo)準(zhǔn)化操作非常方便快捷

72、。</p><p>　　3.2.3 累加器</p><p>　　5416 有2個(gè)獨(dú)立的40位累加ACCA和ACCB可以存放在ALU或MAC單元的運(yùn)算結(jié)果，也可以作為ALU的一個(gè)輸入，累加器的結(jié)構(gòu)如圖3.3和3.4所示，其中保護(hù)的位可以防止迭代運(yùn)算產(chǎn)生的溢出。</p><p>　　39 … 32 31 … 16 15

73、 .. 0</p><p>　　保護(hù)位 高位字 低位字</p><p>　　圖3.3 累加器ACCA結(jié)構(gòu)</p><p>　　39 … 32 31 … 16 15 … 0</p><p&

74、gt;　　保護(hù)位 高位字 低位字</p><p>　　圖3.4 累加器ACCB結(jié)構(gòu)</p><p>　　AG、BG、AH、BH、AL和BL是存儲(chǔ)器映射器（MMR）,他們的值可以通過壓入或彈出堆棧進(jìn)行保存或恢復(fù)。ACCA和ACCB的差別在于ACCA的（31-16）位可以用作乘累加單元的一個(gè)輸入。這些寄存器還可用于尋址操作。</p

75、><p>　　3.2.4 移位寄存器</p><p>　　40位的桶形移位寄存器主要用于累加器或數(shù)據(jù)區(qū)操作數(shù)的的定標(biāo):</p><p>　　(1) 在ALU運(yùn)算前,對來自數(shù)據(jù)存儲(chǔ)器的操作數(shù)或類累加器的值進(jìn)行定標(biāo);</p><p>　　(2) 對累加器的的值進(jìn)行算術(shù)運(yùn)算或邏輯移位;</p><p>　　(3) 對累加器歸一

76、化處理;</p><p>　　(4) 對累加器的值存儲(chǔ)到數(shù)據(jù)存儲(chǔ)器之前進(jìn)行定標(biāo)移位位數(shù)范圍在-16到31,移位位數(shù)為正對于左移,移位位數(shù)為負(fù)則對應(yīng)于右移.40位的輸出結(jié)果可以送到ALU的輸入端.移位可以用一個(gè)立即數(shù)(-16~15)形式定義,或者用狀態(tài)器ST1的累加器移位模式(ASM)字段(共5位)定義.</p><p>　　3.2.5 乘累加單元 </p><p>

77、;　　MAC單元包括1個(gè)17位x17位的乘法器和一個(gè)40位的專用加法器。。MAC單元具有強(qiáng)大的乘累加功能，在1個(gè)流水周期內(nèi)可以完成1次乘法運(yùn)算和1次加法運(yùn)算。</p><p>　　MAC單元中，乘法器能夠進(jìn)行有效的有符號數(shù)、無符號數(shù)以及無符號數(shù)的相乘運(yùn)算，依據(jù)不同的情況作一下三種處理：</p><p>　?。?）如果是兩個(gè)有符號數(shù)相乘，則每個(gè)16位操作數(shù)先進(jìn)行符號的擴(kuò)展，在最高位前添加1個(gè)

78、符號位（值為值高位覺定），擴(kuò)展為17位的有符號數(shù)后相乘；</p><p>　　（2）如果是無符號數(shù)相乘以無符號數(shù)，這在倆個(gè)操作數(shù)的最高位前面添加“0”，擴(kuò)展為17的操作數(shù)在相乘；</p><p>　?。?）如果是有符號數(shù)與無符號數(shù)相乘，有符號數(shù)在最高位前添加1個(gè)符號位（其值由最高位決定），無符號數(shù)在最高位前面添加“0”，然后兩個(gè)操作數(shù)相乘。</p><p>　　兩個(gè)

79、16位的二進(jìn)制補(bǔ)碼相乘會(huì)產(chǎn)生亮符號位，為了提高計(jì)算精度，在狀態(tài)寄存器ST1中設(shè)置小數(shù)相乘模式FRCT=1乘法器結(jié)果左移1位以去掉1個(gè)多余的符號位。</p><p>　　在MAC單元中，加法器的輸入一個(gè)來自成乘法器的輸出，另一個(gè)來自累加器A或B中的某一個(gè)輸出。加法器的運(yùn)算結(jié)果輸出到累加器A或B中。</p><p>　　3.3 存儲(chǔ)器和I/O空間</p><p>　　

80、3.3.1 存儲(chǔ)器的概述</p><p>　　5416總共有192K字16位的存儲(chǔ)空間。這些空間分為三種專門的存儲(chǔ)器空間即64k字的程序空間、64k字的數(shù)據(jù)空間和64k字的I/O空間。</p><p>　　5416體系結(jié)構(gòu)的并行特性和片內(nèi)RAM的雙訪問功能，允許在給定的及其周期內(nèi)執(zhí)行四個(gè)并行存儲(chǔ)器操作：一次取指、兩次讀操作和一次寫操作。</p><p>　　541

81、6還包含RAM和ROM。RAM可以分為DARAM、SARAM和兩種方式共享的RAM.在多CPU核心器件和子系統(tǒng)中，DARAM或SARAM可以被共享。用戶可以 配置DARAM和SARAM為數(shù)據(jù)存儲(chǔ)器或程序存儲(chǔ)器。不但有這些還有26個(gè)映射到存儲(chǔ)空間的CPU寄存器和外設(shè)的寄存器。</p><p>　　3.3.2 程序存儲(chǔ)器</p><p>　　5416的外部程序存儲(chǔ)器可以尋址64k字的存儲(chǔ)空

82、間。他們加油片內(nèi)ROM、DARAM、SARAM和雙訪問單訪問兩種方式共享的RAM，這些存儲(chǔ)器都是可以通過軟件映射到程序空間。當(dāng)存儲(chǔ)單元被映射到程序空間時(shí)，并且當(dāng)?shù)靥幱谄瑑?nèi)存儲(chǔ)器的范圍之內(nèi)時(shí)，處理器就能自動(dòng)地對這些存儲(chǔ)單元進(jìn)行訪問。當(dāng)程序地址產(chǎn)生單元產(chǎn)生地址處在片內(nèi)存儲(chǔ)器范圍之外，處理器就能自動(dòng)地對外部尋址。的外部程序存儲(chǔ)器可尋址64k字的存儲(chǔ)空間。他們的片內(nèi)ROM、雙尋址RAM(DARAM)以及單尋址(SARAM)，都可以通過軟件映像到

83、程序空間。當(dāng)存儲(chǔ)單元映像到程序空間時(shí)，處理器就能自動(dòng)地對他們所處的地址范圍尋址。如果程序地址生成器(PAGEN)發(fā)出的地址處在片內(nèi)存儲(chǔ)器地址范圍以外，處理器就能自動(dòng)地對外部尋址。程序設(shè)計(jì)空間去讓其訪問可以高達(dá)8192K的程序器，為了完成其順序存儲(chǔ)，一起需要提供其他設(shè)備提供要求，其設(shè)備包括C54XX：</p><p>　　（1） 用23位地址線代替60位地址線 </p><p>　?。?）

84、 另外的輔助存儲(chǔ)設(shè)備XPC </p><p>　?。?） 為了擴(kuò)張程序空間需要用6個(gè)設(shè)備說明 </p><p>　　在設(shè)備中的程序存儲(chǔ)器在每一個(gè)長度為64K的存儲(chǔ)中被轉(zhuǎn)換成128. C5416程序空間分配： </p><p>　　C5416的片內(nèi)ROM容量有大(28K字或48K字)有小(2K字)，容量大的片內(nèi)ROM可以把用戶的程序代碼編寫進(jìn)去，但是片內(nèi)高2K字R

85、OM中的內(nèi)容是由TI公司定義的。這2K字程序空間(F800H~FFFFH)中包含如下內(nèi)容： </p><p>　　(1) 自舉加載程序從串行口、外部存儲(chǔ)器、I/O口，或者主機(jī)接口（如果存在的話）自動(dòng)加載； </p><p>　　(2) 256字μ律壓擴(kuò)表； </p><p>　　(3) 256字A律壓擴(kuò)表； </p><p>　　(4) 中

86、斷向量表。</p><p>　　3.3.3 數(shù)據(jù)存儲(chǔ)器</p><p>　　C5416的存儲(chǔ)器的容量最多可達(dá)64k字?？梢宰詣?dòng)的完成對RAM的地址分配同時(shí)可以在訪問時(shí)產(chǎn)生自己的外部RAM地址,同時(shí)可以產(chǎn)生一個(gè)內(nèi)部地址其優(yōu)點(diǎn)主要有： </p><p>　　（1）由于他不用等待任何的存儲(chǔ)因此它的存儲(chǔ)速度比較快 </p><p>　?。?）由于他

87、不用遵守中心的邏輯存儲(chǔ)單元因此存儲(chǔ)速度快 </p><p>　　（3）和外部存儲(chǔ)器相比較其成本 </p><p>　　除了單尋址和雙尋址RAM(SARAM和DARAM)外，C5416還可以通過軟件將片內(nèi)ROM映像為數(shù)據(jù)存儲(chǔ)空間。各種C54x可用的片內(nèi)數(shù)據(jù)存儲(chǔ)器的容量。當(dāng)處理器發(fā)出的地址處在片內(nèi)存儲(chǔ)器的范圍內(nèi)時(shí)，就對片內(nèi)的RAM或數(shù)據(jù)ROM（當(dāng)ROM設(shè)為數(shù)據(jù)存儲(chǔ)器時(shí)）尋址。當(dāng)數(shù)據(jù)存儲(chǔ)器地址發(fā)

88、生器發(fā)出的地址不在片內(nèi)存儲(chǔ)器的范圍內(nèi)時(shí)，處理器就會(huì)自動(dòng)地對外部數(shù)據(jù)存儲(chǔ)器尋址。數(shù)據(jù)存儲(chǔ)器的可配置性數(shù)據(jù)存儲(chǔ)器可以駐留在片內(nèi)或者片外。片內(nèi)DARAM都是數(shù)據(jù)存儲(chǔ)空間。對于某些C5416，用戶可以通過設(shè)置PMST寄存器的DROM位，將部分片內(nèi)ROM映像到數(shù)據(jù)存儲(chǔ)器空間。這一部分片內(nèi)ROM既可以在數(shù)據(jù)空間使能(DROM位置1)，也可以在程序空間使用。復(fù)位時(shí)，處理器將DROM位清0。對數(shù)據(jù)ROM的單操作數(shù)尋址，包括32位長字操作數(shù)尋址，單個(gè)周期

89、就可完成。而在雙操作數(shù)尋址時(shí)，如果操作數(shù)駐留在同一塊內(nèi)，則要2個(gè)周期；若操作數(shù)駐留在不同塊內(nèi)，則只需1個(gè)周期就可以了。</p><p>　　3.3.4 I/O存儲(chǔ)器</p><p>　　C5416可以提供一個(gè)I/O存儲(chǔ)器空間，程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器。I/O存儲(chǔ)器是一個(gè)64K的地址空間，其地址范圍是從0000h-FFFFh，它只能在其外部存儲(chǔ)設(shè)備中，兩種設(shè)備PORTR和PORTM可以用來直

90、接訪問此地址空間，讀設(shè)備可以從可以訪問從程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器到設(shè)備存儲(chǔ)器的不同的I/O設(shè)備</p><p><b>　　3.5 片內(nèi)外設(shè)</b></p><p>　　一般DSP完整的片內(nèi)外設(shè)配置包括：</p><p>　　1.通用輸入輸出(I/O)引腳；</p><p><b>　　2.定時(shí)器；</b

91、></p><p><b>　　3.時(shí)鐘發(fā)生器；</b></p><p>　　4.主機(jī)接口（HPI）；</p><p>　　5.軟件可編程的等待狀態(tài)發(fā)生器；</p><p>　　6.可編程的分區(qū)轉(zhuǎn)換模塊；</p><p>　　7.串行接口，包括標(biāo)準(zhǔn)的同步串行接口、帶緩沖的串行接口（BSP）、

92、多通道緩沖串行接口（McBSP）和時(shí)分復(fù)用串行接口（TDM）;</p><p>　　8.直接存儲(chǔ)器訪問(DMA)控制器。</p><p>　　3.5.1 通用I/O引腳</p><p>　　每個(gè)芯片都含有兩個(gè)通用的I/O引腳：XF和BIO.其中XF是一個(gè)由軟件控制的外部標(biāo)制輸出引腳。通過對狀態(tài)寄存器ST1中的XF位清零，可以使XF外部引腳輸出低電平通過對ST1中的

93、XF位置可以使XF外部引腳輸出高電平，而BIO則輸出低電平。</p><p>　　3.5.2 定時(shí)器</p><p>　　5416有1個(gè)4bit預(yù)分頻器的16bit的定時(shí)器，可以獲得較大范圍的定時(shí)器頻率，定時(shí)器計(jì)數(shù)器在每一個(gè)時(shí)鐘中減1，每當(dāng)我計(jì)數(shù)器減至0時(shí)產(chǎn)生一個(gè)定時(shí)中斷。通過設(shè)置特定的狀態(tài)，可使定時(shí)器停止、恢復(fù)運(yùn)行、復(fù)位或禁止。</p><p>　　3.5.3

94、 時(shí)鐘發(fā)生器</p><p><b>　　1 時(shí)鐘發(fā)生器</b></p><p>　　時(shí)鐘發(fā)生器就是給5416提供時(shí)鐘信號。它是有一個(gè)內(nèi)部的振蕩器和一個(gè)鎖相環(huán)電路組成，可以通過晶振或外部的時(shí)鐘驅(qū)動(dòng)。鎖相環(huán)電力能使時(shí)鐘乘上一個(gè)特定的系數(shù)，得到一個(gè)內(nèi)部CPU時(shí)鐘，故看選擇一個(gè)頻率比CPU時(shí)鐘低的時(shí)鐘。時(shí)鐘發(fā)生器可以由兩個(gè)方法實(shí)現(xiàn)：</p><p>

95、;　?。?）使用具有內(nèi)部震蕩電路的 晶體振蕩器。</p><p><b>　?。?）使用外部時(shí)鐘</b></p><p><b>　　2 時(shí)鐘模式</b></p><p>　　5416內(nèi)部的鎖相環(huán)(PLL)具有頻率放大和時(shí)鐘信號提存作用，因此PLL的外部頻率源可以比CPU機(jī)器周期的速度低，這樣可以減低因?yàn)楦咚匍_關(guān)引起的高

96、頻噪聲。</p><p>　　軟件可編程PLL具有高度的靈活性，并且包括提供各種時(shí)鐘乘法器系數(shù)的時(shí)鐘定標(biāo)器、直接使用使能禁止PLL的功能、用于延遲轉(zhuǎn)換時(shí)鐘模式（直到鎖定為止）PLL鎖定定時(shí)器。復(fù)位后，軟件看編程PLL可以編程位任何期望的配置。復(fù)位時(shí)，下面的始終模式引腳組合使能PLL變?yōu)?01b。當(dāng)使用這些時(shí)鐘模式引腳組合時(shí)，內(nèi)部PLL鎖定定時(shí)器不工作，因此系統(tǒng)必須延遲釋放復(fù)位，以便允許PLL鎖定時(shí)間的延遲。<

97、;/p><p><b>　　3.6 中斷機(jī)制</b></p><p>　　中斷信號實(shí)質(zhì)上是由硬件或者是軟件驅(qū)動(dòng)的信號，它能使DSP暫停正在執(zhí)行的程序并進(jìn)入中斷服務(wù)程序。在最典型的DSP系統(tǒng)中，如果A/D轉(zhuǎn)換器需要送數(shù)據(jù)到DSP中，或者D/A轉(zhuǎn)換器需要從DSP中取走數(shù)據(jù)，都是通過硬件中斷向DSP發(fā)出請求的。</p><p>　　C5416支持軟件中

98、斷和硬件中斷。軟件中斷是由指令（INTR、TRAP、RESET）觸發(fā)的，硬件中斷是由外圍器件觸發(fā)的。硬件中斷實(shí)際上又分為兩類：一類是由5416的片外外設(shè)（如A/D轉(zhuǎn)換器）觸發(fā)的，另外一類是由5416的片內(nèi)外設(shè)（如定時(shí)器中斷）觸發(fā)的。硬件中斷又有優(yōu)先級的區(qū)分，這是為了處理同一時(shí)刻有多個(gè)硬件中斷源觸發(fā)中斷的情況。</p><p>　　第4章 ICETEK-VC5416-A實(shí)驗(yàn)箱</p><p&g

99、t;　　4.1 TL16C550 異步串行通信收發(fā)器</p><p>　　TL16C550有11個(gè)寄存器,通過A2~A0和線路控制寄存器中的DLAB位對它們進(jìn)行尋址. </p><p>　　4.1.1 TL16C550的簡介</p><p>　　TL16C550是TI公司的異步通信芯片。它具有一下幾個(gè)特點(diǎn):</p><p>　　最高可以達(dá)

100、到1M的波特率,且波特率發(fā)生器可編程設(shè)定;</p><p>　　由軟件設(shè)定的FIF0以減少CPU中斷;</p><p>　　可編程串行的串行數(shù)據(jù)發(fā)送格式:數(shù)據(jù)長度為5、6、7、8；</p><p>　　具有奇偶校驗(yàn)和無效校驗(yàn)?zāi)Ｊ剑煌Ｖ归L度為1、1.5、2；</p><p>　　采用44引腳PLCC封裝</p><p>

101、　　TL16C550的引腳如下圖2所示和TL16C550各主要引腳功能如表1。</p><p>　　圖2 TL16C550的引腳</p><p>　　4.1.2 片內(nèi)寄存器</p><p>　　TL16C550內(nèi)部共有11個(gè)寄存器， 這些寄存器分別用于實(shí)現(xiàn)通信參數(shù)的設(shè)置、對線路及moden的 狀態(tài)訪問、數(shù)據(jù)得 發(fā)送和接收及中斷管理等功能!表2描述了 訪問這些寄存

102、器時(shí)鎖存器訪問位dlab和a0、a1、a2的狀態(tài)。</p><p>　　TL16C550的寄存器如下表所示: </p><p>　　1 線路控制寄存器: </p><p>　　WLS1 WLS0:設(shè)置數(shù)據(jù)長度: </p><p>　　0 0 :5位 </p><p>　　0 1 :6位 </p>

103、<p>　　1 0 :7位 </p><p>　　1 1 :8位 </p><p>　　STB :設(shè)置停止位個(gè)數(shù) </p><p>　　0 : 一個(gè)停止位 </p><p>　　1 : 1.5個(gè)停止位(5位數(shù)據(jù)長度時(shí)),2個(gè)停止位(6,7,8位數(shù)據(jù)長度時(shí)) </p><p>　　PEN:奇偶校驗(yàn)使能

104、 </p><p>　　0 : 奇偶校驗(yàn)無效 </p><p>　　1 : 奇偶校驗(yàn)有效</p><p>　　EPS: 奇偶校驗(yàn)選擇 </p><p><b>　　0 : 奇校驗(yàn) </b></p><p><b>　　1 : 偶校驗(yàn) </b></p><

105、;p>　　DLAB:寄存器訪問選擇 </p><p>　　0 :訪問其余寄存器 </p><p>　　1 :訪問除數(shù)和功能切換寄存器 </p><p>　　2 線路狀態(tài)寄存器 </p><p>　　DR:接收數(shù)據(jù)準(zhǔn)備好標(biāo)志 </p><p>　　0: 接收數(shù)據(jù)緩沖器空 </p><p>

106、;　　1: 接收數(shù)據(jù)緩沖器中有數(shù)據(jù) </p><p>　　OE: 溢出錯(cuò)誤標(biāo)志(上一個(gè)接收數(shù)據(jù)被當(dāng)前接收數(shù)據(jù)覆蓋) </p><p><b>　　0: 無溢出 </b></p><p><b>　　1: 有溢出 </b></p><p>　　PE: 奇偶校驗(yàn)錯(cuò)誤標(biāo)志 </p>&l

107、t;p>　　0: 無奇偶校驗(yàn)錯(cuò)誤 </p><p>　　1: 有奇偶校驗(yàn)錯(cuò)誤 </p><p>　　THRE:發(fā)送保持寄存器空標(biāo)志 </p><p><b>　　0: 非空 </b></p><p><b>　　1: 空 </b></p><p>　　TEMT:

108、發(fā)送器空標(biāo)志 </p><p>　　0: 發(fā)送保持寄存器和發(fā)送移位寄存器非空 </p><p>　　1: 發(fā)送保持寄存器和發(fā)送移位寄存器都空 </p><p>　　3 中斷使能寄存器 </p><p>　　ERDAI: 接收中斷使能 </p><p>　　0 : 接收中斷禁止 </p><p>

109、;　　1 : 接收中斷使能</p><p>　　ETHREI: 發(fā)送中斷使能 </p><p>　　0 : 接收中斷禁止 </p><p>　　1 : 接收中斷使能 </p><p>　　ELSI : 接收錯(cuò)誤中斷使能 </p><p>　　0 : 接收錯(cuò)誤中斷禁止 </p><p>　

110、　1 : 接收錯(cuò)誤中斷使能 </p><p>　　EMSI : MODEM中斷使能 </p><p>　　0 : MODEM中斷禁止 </p><p>　　1 : MODEM中斷使能</p><p>　　4 中斷標(biāo)志寄存器 </p><p><b>　　5 設(shè)置波特率 </b></

111、p><p>　　TL16C550的波特率可通過除數(shù)寄存器DLM,DLL來設(shè)置,除數(shù)寄存器值和波特率之間的換算公式如下:除數(shù)值=輸入頻率÷(波特率×16),TL16C550的輸入頻率為:3.6864MHz,波特率和除數(shù)之間的關(guān)系如表所示:</p><p><b>　　6 串口標(biāo)準(zhǔn) </b></p><p>　　1 ICETEK

112、-VC5416-A板異步串口設(shè)計(jì) </p><p>　　TL16C550芯片的控制寄存器映射到5416的I/O空間，通過CPLD進(jìn)行譯碼選通。另外需要加上驅(qū)動(dòng)電路。驅(qū)動(dòng)電路主要完成將DSP輸出的0-3.3V電平轉(zhuǎn)換成異步串口電平的工作。轉(zhuǎn)換電平的工作由MAX232芯片完成，但由于它是5V器件所以它同DSP間的信號線必須有電平轉(zhuǎn)換，此板采用的是74LS245。 </p><p>　　2 串

113、行通信接口設(shè)置 </p><p>　　CPU進(jìn)行串行通信時(shí)可以采用兩種方式，一種是輪詢方式，即CPU不斷查詢串口狀態(tài)進(jìn)行接收和發(fā)送，缺點(diǎn)是占用CPU時(shí)間太多；另一種是中斷方式，接收和發(fā)送都可以產(chǎn)生中斷信號，這樣CPU可以在完成其他一些工作的同時(shí)進(jìn)行串行通信。 </p><p>　　串行通信接口波特率計(jì)算 </p><p>　　內(nèi)部生成的串行時(shí)鐘由系統(tǒng)時(shí)鐘SYSCLK

114、頻率和波特率選擇寄存器決定。串行</p><p>　　通信接口使用16位波特率選擇寄存器，數(shù)據(jù)傳輸?shù)乃俣瓤梢员痪幊虨?5000多</p><p><b>　　種不同的方式。 </b></p><p>　　不同通信模式下的串行通信接口異步波特率由下列方法決定： </p><p>　　-BRR=1—65535時(shí)的串行通信接口