數字電路課程設計--數字鐘的設計與實現

上傳人：奔*** IP屬地：河北更新時間：2024-03-01 格式：doc 頁數：12 大?。?9.50KB 人氣指數：12 舉報 版權申訴

已閱讀1頁，還剩11頁未讀，繼續(xù)免費閱讀

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、　　學號 　　數字電路課程設計　　設計說明書　　起止日期： 2013年 6 月 25日至 2013 年 6 月 28日　　計算機與信息工程學院</p

2、>　　2013年6月28 日　　目錄　　一、引言.............................................. . ...... ..... 2　　二、實驗要求.............................

3、............... ...... ......2　　三、實驗目的............................................ ...... ......2　　四、實驗內容............................................ ...... ..... 2&l

4、t;p>　　五、實驗原理............................................ ...... ..... 2　　六、實驗連線............................................ ...... ..... 3　　七、數字鐘VHDL文本........................

5、.......... ...... ...... 3　　八、總結................................................ ...... .....11　　引言　　數字鐘是采用數字電路實現對時、分、秒，數字顯示的計時裝置，廣泛用于個人家庭

6、，車站，碼頭、辦公室等公共場所，成為人們日常生活中不可少的必需品，由于數字集成電路的發(fā)展和石英振蕩器的廣泛應用，使得數字鐘的精度遠遠超過老式鐘表，鐘表的數字化給人們生產生活帶來了極大地方便，而且大大地擴展了鐘表原先的報時功能。諸如定時自動報警、校時自動打鈴、時間程序自動控制、定是廣播、自動啟閉路燈、定時開關烘箱、通斷動力設備，甚至各種定時電氣的自動啟用等，所有這些，都是以鐘表數字化為基礎的。因此，研究數字鐘及擴大其應用有著非?，F實的意義

7、。　　二、實驗要求　　1．具有時，分，秒，計數顯示功能，以24小時循環(huán)計時。2．具有清零，調節(jié)小時、分鐘功能。3. 具有整點報時功能，整點報時的同時LED燈花樣顯示。　　三、實驗目的1．掌握多位計數器相連的設計方法。2．掌握十進制、六進制、二十四進制計數器的設計方法

8、。3．鞏固多位共陰極掃描顯示數碼管的驅動及編碼。4．掌握揚聲器的驅動。5．LED燈的花樣顯示。6. 掌握CPLD技術的層次化設計方法。　　四、實驗內容　　1.根據電路持點，可在教師指導下用層次設計概念，將此設計任務分成若干模塊，規(guī)定每一模塊的功能和各模塊之間的接口，讓幾個學生分做和調試其中之一，然后再將各

9、模塊合起來聯(lián)試，以培養(yǎng)學生之間的合作精神，同時加深層次化設計概念。　　2.了解軟件的元件管理深層含義，以及模塊元件之間的連接概念。了解如何融合不同目錄下的統(tǒng)一設計。　　模塊說明:　　各種進制的計數及時鐘控制模塊（10進制、6進制、24進制）;<p

10、>　　掃描分時顯示,譯碼模塊;　　彩燈,揚聲器編碼模塊;　　各模塊都是由VHDL語言編寫。　　數字鐘各模塊連接示意圖　　五、實驗原理 1．時鐘計數：秒——60進制BCD碼計數；　　分——60進制BCDD碼計數；&l

11、t;/p>　　時——24進制BCDD碼計數；　　整個計數器有清零，調分，調時功能，在接近整數時間能提供報時信號。　　2．具有驅動8位八段共陰掃描數碼管的片選驅動信號輸出和八段字形譯碼輸出，編碼和掃描部分可參照前面實驗。　　3．揚聲器在整點時有報時驅動信號產生。&

12、lt;p>　　4. LED燈在整點時有花樣顯示信號產生。　　六、實驗連線◎輸入接口：　　代表清零，調時，調分信號RESET，SETHOUR，SETMIN的管腳分別已經連接按鍵開關。　　代表計數時鐘信號CLK和掃描時鐘信號CKDSP的管腳分別已經同1HZ時鐘源和32HZ（或更高）時鐘源相連。</p

13、>　　Reset鍵為低電平復位，已經接上。　　◎輸出接口：　　代表掃描顯示的驅動信號管腳SCAN2，SCAN1，SCAN0已經接到實驗箱上的SCAN0～SCAN2，A…G接八位數碼管顯示模塊的A～G。　　代表花樣LED燈顯示的信號管腳LAMP0…L

14、AMP2已經同3個LED燈相連。代表到時LED燈閃爍提示的ENHOUR接LED燈。　　SETHOUR、SETMIN分別對應CPU板上的PB0、PB1（有些CPU板對應的標識是SW1、SW2）　　RESET對應CPU板上的RESET　　CLKDSP對應CPU板上的50MHz固定晶振輸入。&l

15、t;p>　　LAMP對應IO9-IO11。　　CLK，對應IO3。　　功能選擇位M[3..0]狀態(tài)為0010，左端8個數碼管，低8位為7位段加小數點選取位，高8位為8個數碼管com端選取，即如果要選取數碼管0，則發(fā)送總線值為：1111 1110 1111 1111，如要選取數碼管1，則發(fā)送總線值為：1111 1101 1111 1111，此時所選數

16、碼管7段和DP位將全部亮。　　實驗接線：用導線連接IO3與ADJ_CLK，調整SW17-SW20，使輸出頻率為1Hz；　　IO9-IO11接到L1-L3上； IO5接到蜂鳴器的BUZZER控制端口。　　按下PB0、PB1（有些CPU板對應的標識是SW1、SW2）可以調整時鐘，分鐘。<

17、p>　　七、數字鐘VHDL文本　　本設計全部采用VHDL文本描述，所有文本存放在同一個工作文件夾中。可先錄入底層文件，把某個底層文件設為當時的頂層，保存、編譯、仿真、退出；再錄入另一個底層文件；這樣把所有底層文件一一錄入；最后錄入頂層文件，并保存、編譯、仿真，再下載頂層文件到器件實現硬件功能。　　7.1、頂層文本（clock_top.vhd)<

18、;/p>　　library ieee;　　use ieee.std_logic_1164.all;　　entity clock_top is　　port(clk,reset,setmin,sethour,clkdsp:in std_logic;

19、　　speaker:out std_logic;　　lamp:out std_logic_vector(2 downto 0);　　sel:out std_logic_vector(2 downto 0);　　a,b,c,d,e,f,g,dpout:out std_logic);<p

20、>　　end clock_top;　　architecture a of clock_top is　　COMPONENT second　　PORT(　　clk,reset,setmin:IN STD_LOGIC;</p&g

21、t;　　daout:out std_logic_vector(6 downto 0);　　enmin:OUT STD_LOGIC);　　END COMPONENT;　　COMPONENT minute　　PORT(

22、;　　clk,clk1,reset,sethour:IN STD_LOGIC;　　enhour:OUT STD_LOGIC;　　daout:out std_logic_vector(6 downto 0));　　END COMPONENT;<

23、p>　　COMPONENT hour　　port(　　clk,reset:IN STD_LOGIC;　　daout:out std_logic_vector(5 downto 0));　　END COMPONENT;</p

24、>　　COMPONENT alert　　PORT(　　clk:IN STD_LOGIC;　　dain:in std_logic_vector(6 downto 0);　　lamp:out std_logic

25、_vector(2 downto 0);　　speak:OUT STD_LOGIC);　　END COMPONENT;　　COMPONENT seltime　　PORT(　　clk1,rese

26、t:IN STD_LOGIC;　　sec,min:in std_logic_vector(6 downto 0);　　hour:in std_logic_vector(5 downto 0);　　dp:out std_logic;　　daout:out std_logic

27、_vector(3 downto 0);　　sel:OUT STD_LOGIC_vector(2 downto 0));　　END COMPONENT;COMPONENT deled　　PORT(　　num:IN STD_LOGIC_

28、vector(3 downto 0);　　led:out std_logic_vector(6 downto 0));　　END COMPONENT;　　signal enmin_re,enhour_re:std_logic;　　signal second_daout,m

29、inute_daout:std_logic_vector(6 downto 0);　　signal hour_daout:std_logic_vector(5 downto 0);　　signal seltime_daout:std_logic_vector(3 downto 0);　　signal ledout

30、:std_logic_vector(6 downto 0);　　begin　　a<=ledout(6);b<=ledout(5);c<=ledout(4);d<=ledout(3);　　e<=ledout(2);f<=ledout(1);g

31、<=ledout(0);　　u1:second port map(reset=>reset,　　clk=>clk,　　setmin=>setmin,　　enmin=>enmin_re,

32、　　daout=>second_daout);　　u2:minute port map(clk=>enmin_re,　　clk1=>clk,　　reset=>reset,　　sethour=>sethour,</p

33、>　　enhour=>enhour_re,　　daout=>minute_daout);　　u3:hour port map(clk=>enhour_re,　　reset=>reset,　　daout=>hour_

34、daout);　　u4:alert port map(clk=>clk,　　dain=>minute_daout,　　speak=>speaker,　　lamp=>lamp);　　u5:seltime po

35、rt map(clk=>clkdsp,　　reset=>reset,　　sec=>second_daout,　　min=>minute_daout,　　hour=>hour_daout,　　daout

36、=>seltime_daout,　　dp=>dpout,　　sel=>sel);　　u6:deled port map(num=>seltime_daout,　　led=>ledout);<b&

37、gt;　　end a;　　7.2、秒計數器（second.vhd) 為底層文本　　LIBRARY ieee;　　use ieee.std_logic_1164.all;　　use ieee.std_logic_unsigned.all;</p&

38、gt;　　ENTITY second IS　　PORT(　　clk,reset,setmin:IN STD_LOGIC;　　enmin:OUT STD_LOGIC;　　daout:out std_logic_ve

39、ctor(6 downto 0));　　END entity second;　　ARCHITECTURE fun OF second IS　　SIGNAL count:STD_LOGIC_VECTOR(6 downto 0);　　SIGNAL enmin_1,enmin_

40、2:STD_LOGIC;　　BEGIN　　daout<=count;　　enmin_2<=(enmin_1 or enmin_2);　　enmin<=(enmin_1 or enmin_2);

41、　　process(clk,reset,setmin)　　begin　　if(reset='0')then count <="0000000";　　elsif(clk'event and clk='1

42、')then　　if(count(3 downto 0)="1001")then　　if(count<=16#60#)then　　if(count="1011001")then　　enmin_1<='1&

43、#39;;count<="0000000";　　else　　count<=count+7;　　end if;　　else<

44、;/p>　　count<="0000000";　　end if;　　elsif(count<16#60#)then　　count<=count+1;　　enmin_1&

45、lt;='1'after 100 ns;　　else　　count<="0000000";　　end if;　　end if;</

46、b>　　end process;　　END fun;　　7.3分計數器（minute.vhd）為底層文本　　LIBRARY ieee;　　use ieee.std_logic_1164

47、.all;　　use ieee.std_logic_unsigned.all;　　ENTITY minute IS　　PORT(　　clk,clk1,reset,sethour:IN STD_LOGIC;<

48、;p>　　enhour:OUT STD_LOGIC;　　daout:out std_logic_vector (6 downto 0));　　END entity minute;　　ARCHITECTURE fun OF minute IS　　SIGNAL coun

49、t:STD_LOGIC_VECTOR (6 downto 0);　　SIGNAL enhour_1,enhour_2:STD_LOGIC;　　BEGIN　　daout<=count;　　enhour_2<=(sethour

50、 and clk1);　　enhour<=(enhour_1 and enhour_2);　　process(clk,reset,sethour)　　begin　　if(reset='0')then</p&

51、gt;　　count<="0000000";　　elsif(clk' event and clk='1')then　　if(count(3 downto 0)="1001")then　　if(count<16#16#

52、)then　　if(count="1011001")then　　enhour_1<='1';　　count<="0000000";　　ELSE

53、　　count<=count+7;　　end if;　　else　　count<="0000000";　　end if;<

54、/b>　　elsif(count<16#16#)then　　count<=count+1;　　enhour_1<='0'after 100 ns;　　else<p&

55、gt;　　count<="0000000";　　end if;　　end if; 　　end process;　　END fun; <p&

56、gt;　　7.4小時文本（hour.vhd) 為底層文本　　HOUR　　LIBRARY ieee;　　use ieee.std_logic_1164.all;　　use ieee.std_logic_unsigned.all;<

57、;/p>　　ENTITY hour IS　　PORT(　　clk,reset: INSTD_LOGIC;　　daout: out std_logic_vector (5 downto 0));　　END

58、entity hour;　　ARCHITECTURE fun OF hour IS　　SIGNAL count: STD_LOGIC_VECTOR( 5 downto 0);　　BEGIN　　daout <= count;<

59、;/p>　　process ( clk,reset) 　　begin 　　if (reset='0') then　　count <= "000000";　　elsi

60、f (clk' event and clk='1') then　　if (count(3 downto 0)="1001") then　　if (count <16#23#) then　　count<=count + 7; <p

61、>　　else 　　count<="000000";　　end if;　　elsif(count <16#23#) then 　　count <= co

62、unt + 1;　　else 　　count<="000000";　　end if;　　end if;<

63、;p>　　end process;　　END fun;　　7.5時間數據掃描分時選擇模塊文本（seltime.vhd) 為底層文本　　LIBRARY ieee;　　use ieee.std_logic_1164.all;<

64、;/p>　　use ieee.std_logic_unsigned.all;　　use ieee.std_logic_arith.all;　　ENTITY seltime IS　　PORT(　　clk1,

65、reset: INSTD_LOGIC;　　sec,min : INSTD_LOGIC_VECTOR(6 downto 0);　　hour : in std_logic_vector (5 downto 0);　　daout: OUTSTD_LOGIC_vector (3 downto 0);</p&

66、gt;　　sel : out std_logic_vector ( 2 downto 0));　　END seltime;　　ARCHITECTURE fun OF seltime IS　　SIGNAL count: STD_LOGIC_vector ( 2 downto 0);</p

67、>　　BEGIN　　sel <= count;　　process ( clk1,reset)　　begin 　　if (reset ='0') t

68、hen　　count <= "000";　　elsif (clk1 'event and clk1='1') then　　if ( count >= "101") then　　count <

69、= "000";　　else 　　count <= count + 1;　　end if;　　end if;

70、　　case count is　　when "000" => daout <= sec(3 downto 0);　　when "001" => daout(3) <= '0';　　daout(2 downto 0)

71、<= sec (6 downto 4);　　when "010" => daout <= min (3 downto 0);　　when "011" => daout(3) <= '0';　　daout(2 downto 0)

72、<= min (6 downto 4);　　when "100" => daout <= hour (3 downto 0);　　when others => daout(3 downto 2) <= "00";　　daout(1 downto

73、 0) <= hour(5 downto 4);　　end case;　　end process;　　end fun;　　八、總結

眾賞文庫> 全部分類> 畢業(yè)設計

溫馨提示

1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

數字電路課程設計--數字鐘的設計與實現

文檔簡介

溫馨提示

最新文檔

評論

數字電路課程設計--數字鐘的設計與實現

文檔簡介

溫馨提示

最新文檔

評論

免費下載